[发明专利]一种栅极驱动电路、阵列基板及显示装置

说明书

技术领域

本发明涉及显示领域，尤其涉及一种栅极驱动(Gate Drive on Array，简称GOA)电路、阵列基板及显示装置。

背景技术

在现有技术中，显示装置大多都采用如图1所示的栅极驱动电路，所述栅极驱动电路包括若干移位寄存单元和若干输出缓冲单元，各个移位寄存单元依次级联在一起，每个移位寄存单元可以输出一个栅极脉冲信号给对应的输出缓冲单元，以使得所述输出缓冲单元输出栅极驱动信号；同时每个移位寄存单元的输出信号还作为下一个移位寄存单元的起始信号。

如图1所示，一个移位寄存单元将起始信号STV_N进行移位，输出一个移位信号STV_N+1，所述信号STV_N+1通过输出缓冲单元最终输出一路栅极驱动信号Gate_N+1；同时所述信号STV_N+1作为下一级移位寄存单元的起始信号输入所述下一级移位寄存单元，所述下一级移位寄存单元将信号STV_N+1进行移位后输出一个移位信号STV_N+2，将信号STV_N+2通过输出缓冲单元最终再输出一路栅极驱动信号Gate_N+2。

目前，为了增大小尺寸显示装置的显示区域，和改善大尺寸显示装置拼接显示的效果，需要减小从显示区域边缘到显示装置的边缘的边框宽度，形成所谓的窄边框设计。但如图1所示的栅极驱动电路，若要输出N路栅极驱动信号，则需要N个移位寄存单元串联实现，这将导致所述栅极驱动电路布线面积较大，所述边框宽度就较大，不利于所述窄边框设计的实现。

发明内容

本发明的实施例提供一种栅极驱动电路、阵列基板及显示装置，可以减小布线面积，使所述边框宽度更窄。

为达到上述目的，本发明的实施例采用如下技术方案：

一种栅极驱动电路，包括：

多个移位寄存单元，除最后一个移位寄存单元外的每个移位寄存单元的信号输出端连接下一个移位寄存单元的信号输入端；每个移位寄存单元对应N路运算单元，所述N大与等于2，所述N路运算单元中的每路运算单元包括至少两个输入端；所述运算单元用于对从所述至少两个输入端输入的信号进行运算；所述N路运算单元中的每路运算单元的一个输入端都连接对应的移位寄存单元的信号输出端；所述N路运算单元中的每路运算单元的其他输入端分别对应连接时钟发生单元的输出端；所述时钟发生单元，分别为所述N路运算单元输入不同的时钟信号，以使得所述N路运算单元输出N路不同的驱动信号。

一种阵列基板，包括栅线和数据线，在栅线和数据线限定的像素区域内形成有薄膜晶体管，所述阵列基板还包括上述的栅极驱动电路，所述栅极驱动电路为所述栅线提供驱动信号。

一种显示装置，包括上述的阵列基板。

上述技术方案提供的栅极驱动电路、阵列基板及显示装置，通过运算单元将一个移位寄存单元输出的信号和多种不同的时钟信号进行运算，从而实现了多路栅极驱动信号的输出，减小了移位寄存单元的使用数量，从而减小了栅极驱动电路的布线面积，进而减小了所述边框的宽度，有利于实现窄边框设计。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的一种栅极驱动电路的结构示意图；

图2为本发明实施例提供的一种栅极驱动电路的结构示意图；

图3为本发明实施例提供的一种图2所示的栅极驱动电路的驱动时序示意图；

图4为本发明实施例提供的一种栅极驱动电路的结构示意图；

图5为本发明实施例提供的一种图4所示的栅极驱动电路的驱动时序示意图；

图6为本发明实施例提供的一种栅极驱动电路的结构示意图；

图7为本发明实施例提供的一种图6所示的栅极驱动电路中的时钟发生单元生成的时钟信号的时序示意图。

附图标记：

21-移位寄存单元，22-运算单元，23-时钟发生单元，24-输出缓冲单元；231-时钟发生子单元，232-移位子单元。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。