[发明专利]将双极性结型晶体管用于缓冲电路的方法和缓冲电路

说明书

技术领域

本发明是有关于电力／电子组件的保护电路，尤指一种缓冲电路以及将双极性结型晶体管用于缓冲电路的方法。

背景技术

近年来由于电子电路的技术不断地发展，各种电力／电子组件的保护电路被广泛地实施于诸多应用中。因此，这些保护电路的设计遂成为相当热门的议题。传统的保护电路当中，有某些缓冲电路，其构造简单、易于实施，故被广泛地应用于电力／电子电路。然而，这些传统的缓冲电路(例如一RCD缓冲电路)还是有不足之处。例如：传统的缓冲电路的能量损耗很高，且其效率通常很差。又例如：传统的缓冲电路无法确保最高突波电压值的限制，也就是说，突波电压值可能超过整体电路所能承受的范围，故采用传统的缓冲电路易造成半导体组件的损坏。因此，需要一种新颖的方法来提升缓冲电路的电路保护的效能。

发明内容

因此本发明之一目的在于提供一种缓冲电路（Snubber Circuit）以及将双极性结型晶体管（Bipolar Junction Transistor,BJT）用于缓冲电路的方法，以解决上述问题。

本发明的一目的在于提供一种缓冲电路以及将双极性结型晶体管用于缓冲电路的方法，以保护电力／电子组件、降低高频干扰及突波电压、及／或改善效率。

本发明的较佳实施例中提供一种缓冲电路，该缓冲电路包括有：至少一阻抗组件、一电容器、以及一双极性结型晶体管。尤其是，该缓冲电路中的该至少一阻抗组件是为至少一齐纳二极管（Zener Diode），其中该缓冲电路在采用齐纳二极管的情况下的效能较在采用别种阻抗组件的情况下的效能更佳。

本发明于提供上述缓冲电路的同时，亦对应地提供一种将一双极性结型晶体管用于一缓冲电路的方法，该方法包括有下列步骤：将该双极性结型晶体管的基极（Base）与发射极（Emitter）导通；以及基于该双极性结型晶体管的基极与集电极（Collector）之间的至少一接面特性，利用该双极性结型晶体管作为一快速二极管，以供设置于该缓冲电路。尤其是，该至少一接面特性包括导通快的特性以及恢复时间（Storage Time）慢的特性，而且利用该双极性结型晶体管作为该快速二极管的步骤另包括：利用该导通快的特性将漏感能量快速地转移至该缓冲电路当中的一电容器中，再利用该恢复时间慢的特性使该电容器中的能量反推回源头。

本发明的好处之一是，本发明的缓冲电路的构造简单且易于实施，同时能避免相关技术的问题。另外，本发明的缓冲电路以及将双极性结型晶体管用于缓冲电路的方法可提供极佳的效率，又能确保最高突波电压值，使各种电力／电子组件诸如保护半导体组件获得最佳的保护。

附图说明

图1为依据本发明一第一实施例的一种缓冲电路（Snubber Circuit）的示意图，其中该缓冲电路是为阻抗组件（例如：齐纳二极管（Zener Diode））-电容器-双极性结型晶体管（Bipolar Junction Transistor,BJT）缓冲电路，故可简称为ZCB缓冲器。

图2至图9绘示图1所示的缓冲电路于不同的实施例中所涉及的实施细节，其中图2至图9的实施例分别对应于类型T_A、T_B、T_C、T_D、T_E、T_F、T_G、与T_H。

图10为图1所示的缓冲电路于某些实施例中所涉及的电压，其中该缓冲电路可动态地调整该电压。

图11至图14绘示图10所示的电压于不同的实施例中对时间的曲线，其中图11至图14所示的实施例分别对应于状况CS₁、CS₂、CS₃、与CS₄。

图15绘示图6所示的缓冲电路于一实施例中在状况CS₁的运作。

图16绘示图6所示的缓冲电路于图15所示实施例中的相关曲线。

图17绘示图4所示的缓冲电路于一实施例中在状况CS₂的运作。

图18绘示图4所示的缓冲电路于图17所示实施例中的相关曲线。