[发明专利]一种铜互联线的制作工艺

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种铜互联线的制作工艺。

背景技术

随着半导体芯片的集成度不断提高，晶体管的特征尺寸在不断缩小。

当晶体管的特征尺寸进入到130纳米技术节点之后，由于铝的高电阻特性，铜互连逐渐替代铝互连成为金属互连的主流，现在广泛采用的铜导线的制作方法是大马士革工艺的镶嵌技术，其中沟槽优先双大马士革工艺是实现铜导线和通孔铜一次成形的方法之一。

图1a-1f为本发明背景技术中沟槽优先双大马士革工艺的结构流程示意图；如图1a-1f所示，沉积低介电常数介质层12覆盖硅衬底11的上表面后，涂布光刻胶13覆盖介质层12的上表面，依次采用光刻、刻蚀工艺于介质层12中形成金属槽14后，再次涂布光刻胶15充满金属槽14并覆盖剩余的介质层12的上表面，经过光刻、刻蚀工艺后，于金属槽14的底部形成贯穿至硅衬底11的上表面的通孔16，最后利用金属沉积工艺和化学机械研磨工艺，形成金属导线17和金属通孔18。

而当晶体管的特征尺寸微缩进入到32纳米及其以下技术节点后，单次光刻曝光已经不能满足制作密集线阵列图形所需的分辨率，于是双重图形(double patterning)成形技术被广泛应用于制作32纳米及其以下技术节点的密集线阵列图形。

图2a-2e为本发明背景技术中双重图形成形工艺的结构流程示意图；如图2a-2e所示，在衬底硅21上依次沉积衬底膜22、硬掩膜23和光刻胶24，对光刻胶24进行曝光、显影后，形成光阻，并以该光阻为掩膜回蚀部分硬掩膜23至衬底膜22的上表面，去除上述光阻后形成第一光刻图形25和金属槽26，且第一光刻图形25和金属槽26的长度比例为1:3；之后，涂布第二光刻胶27覆盖第一光刻图形25的侧壁及其上表面和衬底膜22暴露的上表面，曝光、显影后，去除多余的光刻胶，于金属槽26中间部位形成与第一光刻图形25相同长度的第二光刻图形28；最后，以第一光刻图形25和第二光刻图形28为掩膜部分刻蚀衬底膜22至硅衬底21的上表面，去除上述的第一光刻图形25和第二光刻图形28后，形成目标线条29和金属槽结构210，且目标线条29和金属槽结构210的长度比例为1:1，即目标线条29和金属槽结构210组合形成密集线阵列图形。由于，双重图形成形技术需要两次光刻和刻蚀，其成本远大于传统的单次曝光成形技术。因此，降低双重图形成形技术的成本成为新技术开发的方向之一。

发明内容

针对上述存在的问题，本发明揭示了一种沟槽优先铜互连制作方法，主要是一种采用双重曝光技术和可形成硬膜的光刻胶来制作双大马士革金属互连的工艺。  

本发明的目的是通过下述技术方案实现的：

一种铜互联线的制作工艺，其中，包括以下步骤：

步骤S1：在一硅衬底的上表面沉积一低介电常数介质层后，涂布可形成硬掩膜的第一光刻胶覆盖所述低介电常数介质层；

步骤S2：曝光、显影后，去除多余的第一光刻胶，形成具有金属槽结构的第一硬掩膜光阻；

步骤S3：在同一显影台内，采用硅烷化材料于所述第一硬掩膜光阻的表面形成隔离膜；

步骤S4：涂布可形成硬掩膜的第二光刻胶充满所述金属槽结构并覆盖所述硬掩膜光阻的上表面；其中，所述隔离膜与所述第二光刻胶不相溶；

步骤S5：曝光、显影后，去除多余的第二光刻胶，形成具有通孔结构的第二硬掩膜光阻；

步骤S6：采用刻蚀工艺，依次将所述第二硬掩膜光阻中的通孔结构和所述第一硬掩膜光阻中的金属槽结构转移至所述低介电常数介质层后，继续金属沉积工艺和研磨工艺，以形成导线金属和通孔金属；

其中，步骤S3中在充满硅烷化材料气体的反应腔室中或涂布液态硅烷化材料覆盖所述第一硬掩膜光阻的表面，加热使所述硅烷化材料与所述第一硬掩膜光阻进行反应，形成覆盖所述第一硬掩膜光阻表面的所述隔离膜。

上述的铜互联线的制作工艺，其中，所述第一光刻胶的材质中含有硅烷基、硅烷氧基或笼形硅氧烷。

上述的铜互联线的制作工艺，其中，所述硅烷化材料为六甲基二硅胺，三甲基氯硅烷或六甲基二硅氮烷。

上述的铜互联线的制作工艺，其中，步骤S3中采用90-300℃的温度形成所述隔离膜。

上述的铜互联线的制作工艺，其中，步骤S3中采用100-200℃的温度形成所述隔离膜。

上述的铜互联线的制作工艺，其中，所述第一光刻胶的刻蚀能力与所述第二光刻胶的刻蚀能力的比值大于1.5:1。

上述的铜互联线的制作工艺，其中，步骤S3中通过加热蒸发去除多余的硅烷化材料。