[发明专利]与ESD/过电压/反极性保护相组合的集成先进铜熔丝

权利要求书

1.一种集成电路，包括电路构建衬底，所述集成电路包括：

导电结构，由所述电路构建衬底支撑，包括金属迹线和与所述金属迹线相邻的扩散保护器，并且配置和布置用于减少相对于金属迹线结构的扩散；

输入端子，配置和布置用于将基于功率的输入信号施加到金属迹线的第一部分；

输出端子，配置和布置用于将基于功率的输出信号传递至金属迹线的第二部分，其中所述基于功率的输出信号是因基于功率的输入信号而产生的；以及

电压电涌电路，配置和布置用于响应于基于功率的输出信号的电压超过与所述电路相关联的电压阈值电平，将基于功率的输出信号传递至参考端子，从而响应于电压电涌超过所述电压阈值电平，电压电涌电路被适配为通过经由参考端子短路或者利用金属迹线阻碍来限制向输出端子处连接的电路提供的电压电平，所述金属迹线被适配为为了过电流保护而牺牲。

2.根据权利要求1所述的集成电路，还包括：连接在输出端子处的电路，并且所述连接在输出端子处的电路协同导电结构和电压电涌电路被配置和布置为受保护以免受过电压和过电流状况。

3.根据权利要求1所述的集成电路，其中电压电涌电路向参考端子提供低欧姆连接。

4.根据权利要求1所述的集成电路，其中金属迹线是铜。

5.根据权利要求1所述的集成电路，其中金属迹线具有在50到200微米之间的宽度。

6.根据权利要求1所述的集成电路，其中金属迹线具有大约1-2微米的厚度。

7.根据权利要求1所述的集成电路，其中金属迹线被适配为操作大约2安培的连续工作电流，并且被适配为在大约5安培下牺牲。

8.根据权利要求1所述的集成电路，其中金属迹线通过隔离电介质层与电路构建衬底分离。

9.根据权利要求1所述的集成电路，其中扩散保护器包括位于金属迹线的相对侧上的TiN或者TiWN。

10.根据权利要求1所述的集成电路，其中电压电涌电路包括pn结。

11.根据权利要求1所述的集成电路，其中电压电涌电路包括二极管。

12.根据权利要求1所述的集成电路，其中金属迹线配置和布置用于在金属迹线的一端连接输入端子，而在金属迹线的相对一端连接输出端子。

13.一种集成电路，包括电路构建衬底，所述集成电路包括：

导电结构，由电路构建衬底支撑，包括金属迹线和与金属迹线相邻的扩散保护器，并且配置和布置用于减少相对于金属迹线结构的扩散；

输入端子，配置和布置用于将基于功率的输入信号施加到金属迹线的第一部分；

输出端子，配置和布置用于将基于功率的输出信号传递至金属迹线的第二部分，其中所述基于功率的输出信号是因基于功率的输入信号而产生的；以及

低欧姆电压保护器件，配置和布置用于响应于基于功率的输出信号的电压超过与所述电路相关联的电压阈值电平，将基于功率的输出信号传递至参考端子，其中响应于输入端子处的功率相关信号展现出超过所述电压阈值电平的电压电涌和过电流状况，电压电涌电路被适配为通过以下操作来限制向输出端子处连接的电路提供的电压电平：经由参考端子进行短路，或者在响应于过电流状况而加热金属迹线，然后牺牲金属迹线以进行过电流保护时进行阻碍。

14.根据权利要求13所述的集成电路，其中金属迹线配置和布置用于耐受高达200摄氏度的温度。

15.根据权利要求13所述的集成电路，其中金属迹线包括第一金属成分，扩散保护器包括第二金属成分。

16.根据权利要求13所述的集成电路，其中所述扩散保护器是诸如TiN或TiWN之类的金属薄层。

17.根据权利要求13所述的集成电路，其中金属迹线通过隔离电介质层与电路构建衬底分离。