[发明专利]芯片功耗的计算方法

说明书

技术领域

本发明涉及半导体集成电路技术领域，尤其涉及一种芯片功耗的计算方法。 

背景技术

当前，随着芯片特征尺寸的不断减小，芯片的泄漏功耗在整个功耗中所占比重越来越大，而芯片泄漏功耗主要由MOS管的泄漏电流引起。MOS管泄漏电流主要由亚阈值漏电流、栅氧化层漏电流和衬底漏电流组成。亚阈值漏电流在三种漏电流中占据主导地位，三种电流的统计计算方式几乎一样，因此，进行基于统计的亚阈值漏电流的计算成了功耗分析的主要部分。 

基于统计的芯片功耗分析是一种在数字集成电路设计的门级网表阶段对芯片的整体功耗进行评估的方法。对于某一特定工艺，预估芯片功耗对于之后的电路优化和版图设计都极好的指向性作用，从而成为数字集成电路设计中必不可少的一部分。当前，国际一些较大的EDA公司如Cadence，Synopsys都有自己的功耗分析工具，分析的内容包括功耗大小，方差，概率密度函数(Probability Density Function)等，功耗大小是其中最基础的部分。 

目前，基于统计学的功耗分析通常由以下两种方法来处理： 

1.对于某一具体的CMOS逻辑门，假设其各种输入状态的概率相同(如对于二输入与非门，输入为00，01，10，11的概率均为1/4)，统计其功耗时，将其不同输入状态的功耗按等概率加权求和； 

2.对于不同输入状态进行等概率分配，对于任意CMOS逻辑门，将从输出节点到地之间导通MOS管数量相同的输入状态合并。 

方法1没有考虑各逻辑门之间的逻辑关系，从而使得对于某一些 特定逻辑门，对其进行任意的排列组合都可以得出相同的计算结果，因而误差较大。而方法2对状态进行合并虽然减小了计算量，但增加了误差，如4输入与非门在输入状态为<1000>时与反相器在输入状态为<1>时的泄漏电流并不一样，但该方法将其统一为一种表达式。 

发明内容

(一)要解决的技术问题 

本发明要解决的技术问题是：提供一种芯片功耗的计算方法，其能够提高基于统计意义上的芯片功耗的计算精度。 

(二)技术方案 

为解决上述问题，本发明提供了一种芯片功耗的计算方法，包括以下步骤： 

A：选定芯片的工艺及工作电压，对该工艺下的逻辑门标准单元在不同输入状态下进行SPICE仿真； 

B：根据仿真结果，为每个逻辑门标准单元建立输入状态与泄漏功耗相对应的查找表； 

C：读取芯片的电路网表中的逻辑门，对该逻辑门的每一个输入判断其为芯片的总输入还是其他逻辑门的输出； 

D：根据判断结果计算该逻辑门的每一个输入等于<0>或<1>的概率； 

E：根据查找表中该逻辑门的每一个输入状态与泄漏功耗的对应关系以及该逻辑门每一个输入状态的概率，计算该逻辑门的泄漏功耗； 

F：遍历芯片中每一个逻辑门获取每一个逻辑门的泄漏功耗，对获得的每一个逻辑门的泄漏功耗进行累加获得芯片的泄漏功耗。 

前述的芯片功耗的计算方法中，所述步骤D进一步包括：若该逻辑门的输入为芯片的总输入，则该输入等于<0>或<1>的概率为1/2； 

若该逻辑门的输入为逻辑门A的输出，计算逻辑门A输出为<0> 或<1>的概率，作为该逻辑门对应输入的概率的步骤。 

前述的芯片功耗的计算方法中，计算逻辑门A输出为<0>或<1>的概率，进一步包括：设逻辑门A的每一种输入状态的概率为1/2^N的步骤，N为逻辑门A的输入个数。 

前述的芯片功耗的计算方法中，所述步骤E进一步包括：对该逻辑门不同输入状态下的泄漏功耗按照输入状态的概率进行加权求和获取该逻辑门的泄漏功耗的步骤。 

前述的芯片功耗的计算方法中，所述步骤A还包括：获取逻辑门标准单元在不同输入状态下的亚阈值漏电流的步骤。 

前述的芯片功耗的计算方法中，所述步骤B进一步包括：对于N输入的逻辑门标准单元，建立2^N个输入状态与泄漏功耗相对应的查找表的步骤。 

(三)有益效果