[发明专利]一种NAND闪存

说明书

技术领域

本发明涉及存储领域，尤其涉及一种NAND闪存。

背景技术

传统的并行接口Nand Flash(闪存)原理时序示意图如图1所示。

CLE为命令锁存使能(Commad latch enable)输入端口，当CLE为高时，命令信息在WE#信号的上升沿从I/O[7:0]传送到片内命令寄存器，当不需要载入(load)命令信息时，CLE信号应始终为低；CE#为片选(Chip Enable)输入端口，低电平有效；WE#为写使能(Write Enable)输入端口，低电平有效；ALE为地址锁存使能(Address latch enable)输入端口，在ALE为高电平期间，地址信息从I/O[7:0]传送到片内地址寄存器，当不需要载入(load)地址信息时，ALE信号应始终为低；R/B#为Ready/Busy输出信号端口，被用来指示芯片正在进行Program(编程)或Erase(擦除)操作，也被用来指示在Read读操作期间数据正在从array(阵列)向数据寄存器传送；当以上操作都结束时，R/B#信号重新回到高阻态(high-impedance state)；RE#为读使能(Read Enable)输入端口，低电平有效；I/OX为数据输入输出(Data Inputs/Outputs)端口，用来传输地址(Address)、数据(Data)和指令信息(instruction information)，只有在当进行读操作时才被用作输出端口(Outputs)，其它情况下都是输入(Inputs)。

传统的并行接口Nand Flash，I/O数量较多，操作起来比较复杂，封装及芯片成本也较高。

发明内容

本发明要解决的技术问题是如何为NAND闪存提供不同的接口，提升芯片应用的灵活性和范围；减少IO数量，降低成本。

为了解决上述问题，本发明提供了一种NAND闪存，包括：存储单元；

串行接口，包括第一串行端口和第二串行端口；

片选使能信号输入端口，用于接收片选使能信号；

控制单元，用于片选使能信号为低电平时，指示所述第一串行端口接收输入数据；当接收完输入数据后，指示所述第二串行端口输出地址对应的所述存储单元的数据。

进一步地，所述串行接口为I2C接口。

进一步地，所述串行接口为标准单输入输出接口。

进一步地，所述第二串行端口包括第一串行输出端口和第二串行输出端口；

所述控制单元指示所述第二串行端口输出地址对应的数据给所述存储单元是指：

所述控制单元指示所述第一串行输出端口和第二串行输出端口同时输出地址对应的所述存储单元的数据。

进一步地，所述第二串行端口包括第一串行输出端口、第二串行输出端口、第三串行输出端口和第四串行输出端口；

所述控制单元指示所述第二串行端口输出地址对应的数据给所述存储单元是指：

所述控制单元指示所述第一串行输出端口、第二串行输出端口、第三串行输出端口和第四串行输出端口同时输出地址对应的所述存储单元的数据。

进一步地，当所述第一串行端口接收输入数据中的命令信号、地址信号以及空字节时所述第二串行端口为高阻态。

进一步地，所述控制单元还用于当所述第一串行端口接收完输入数据中的命令信号后，指示所述第二串行端口和所述第一串行端口同时接收其余的输入数据；还用于当接收完输入数据后，指示所述第一串行端口和所述第二串行端口同时输出地址对应的所述存储单元的数据。

进一步地，所述第二串行端口包括第一串行输出端口、第二串行输出端口和第三串行输出端口；

所述控制单元还用于当所述第一串行端口接收完输入数据中的命令信号后，指示所述第一串行输出端口、第二串行输出端口和第三串行输出端口和所述第一串行端口同时接收其余的输入数据；

所述控制单元指示所述第二串行端口输出地址对应的数据给所述存储单元是指：

所述控制单元指示所述第一串行端口、第一串行输出端口、第二串行输出端口和第三串行输出端口同时输出地址对应的所述存储单元的数据。