[发明专利]一种现场可编程门阵列芯片布局方法

说明书

技术领域

本发明涉及集成电路设计和电子设计自动化领域，特别是涉及一种现场可编程门阵列芯片布局方法。

背景技术

FPGA(Field-Programmable Gate Array，现场可编程门阵列)芯片是目前市场上广泛使用的可编程器件，具有开发周期短和成本低等优点。通过逻辑模块的布局和逻辑模块之间互连线的布线，FPGA芯片可以实现各种各样的应用，因此，在进行FPGA设计的软件流程中，布局和布线是至关重要的步骤。布局确定了实现电路功能需要的各逻辑模块在FPGA芯片中的位置，逻辑模块之间通过互连线的布线相连接，布局的优化目标是把相连的逻辑模块靠近放置以最大限度地减少所需要的布线资源，同时，还需要平衡FPGA芯片中的布线密度和电路延时。完成FPGA芯片的布局后，布线器就可打通合适的可编程开关以连接电路需要的所有逻辑模块的输入和输出引脚，完成FPGA芯片的布局和布线。

在FPGA芯片中，布线的面积占芯片总面积的50％以上，布线后关键路径上布线通道的延时比逻辑模块的逻辑延时要大几倍到几十倍，这充分证明了在FPGA芯片中布线的重要性。绝大多数布局布线工具软件中，布局和布线之间的关系过于松散，通常布局时无法预测布线阶段所使用的互连线，因此无法预测互连线带来的延时，最终造成FPGA芯片的延时增大。

目前，降低FPGA芯片延时的最好解决方法是将布局和布线同时进行，但是，布局和布线同时进行时，布局布线工具软件运行时间会增加数十倍以上，严重影响FPGA芯片的布局布线时间。

发明内容

本发明的目的是提供一种现场可编程门阵列芯片的布局方法，实现现场可编程门阵列芯片的快速布局并降低电路延时。

本发明提供一种现场可编程门阵列芯片布局方法，包括步骤：

提供现场可编程门阵列芯片的逻辑单元的结构信息和打包之后生成的逻辑模块的网表信息；

根据所述芯片的逻辑单元的结构信息建立布线资源图；

根据所述网表信息和布线资源图进行现场可编程门阵列芯片的布局，同时进行快速布线。

优选地，所述根据所述网表信息和布线资源图进行现场可编程门阵列芯片的布局，同时进行快速布线，包括步骤：

随机布局所述逻辑模块和快速预布线，并设定布局温度，将所述互连线被占用总次数存储在数据结构中；

根据所述网表信息移动或交换所述逻辑模块进行布局；

根据所述布局温度计算所述移动或交换逻辑模块的成本值；

根据所述布线资源图对所述移动或交换逻辑模块进行快速局部布线，更新所述数据结构中的互连线被占用次数；

计算所述快速局部布线后的成本值，根据所述成本值变化判断所述移动或交换是否接受；

判断布局温度是否满足设定条件，如果否，更新布局温度，执行所述根据所述网表信息移动或交换所述逻辑模块进行布局步骤；如果是，结束布局。

优选地，采用路径搜索算法进行快速预布线。

优选地，所述根据所述网表信息移动或交换所述逻辑模块进行布局步骤为：

在所述网表信息中选择第一模块和第一模块坐标，其中所述第一模块没有被约束到固定位置，第一模块的位置不在所述第一模块坐标，第一模块的类型与所述第一模块坐标处的模块类型相同；

如果所述第一模块坐标未被占用，则移动所述第一模块至第一模块坐标处；如果所述第一模块坐标被第二模块占用，所述第二模块未被约束在第一模块坐标，则交换所述第一模块和第二模块。

优选地，所述计算所述移动或交换逻辑模块的成本值步骤为：

采用模拟退火算法计算所述移动或交换逻辑模块的成本值。

优选地，所述根据所述布线资源图对所述移动或交换逻辑模块进行快速局部布线，具体为：

对移动或交换后的逻辑模块所使用的线网进行遍历，每条线网都使用布线算法进行快速布线，所述布线算法为路径搜索算法。

优选地，所述提供现场可编程门阵列芯片的逻辑单元的结构信息，包括：

提供各种类型的逻辑单元块的位置、逻辑单元块的引脚名称、引脚位置、逻辑单元块输入引脚到输出引脚的延时、布线通道的宽度、互连线段的分布和延时及布线开关的位置、类型、延时。

优选地，所述提供现场可编程门阵列芯片的逻辑单元打包之后生成的逻辑模块的网表信息，包括：

提供所述逻辑单元打包之后生成的逻辑模块的名称和类型、使用到的逻辑单元块的引脚、以及所有线网的源端和漏端。

优选地，所述根据所述芯片的逻辑单元的结构信息建立布线资源图，包括：