[发明专利]多比特数模转换器和三角积分模数转换器

权利要求书

1.一种多比特三角积分模数(ADC)转换器，包括：

多比特反馈数模转换器(DAC)，所述多比特反馈数模转换器具有多比特输入端和用于处理被输入至所述反馈DAC的信号的多个元件；

选择器，所述选择器用于基于输入至所述反馈DAC的所述信号来选择所述多个DAC元件中的一个或多个元件以处理输入信号；以及

控制装置，所述控制装置用于控制所述选择器，使得如果输入至所述反馈DAC的所述信号持续预定时间段低于预定电平，则所述选择器用于选择所述DAC元件中的仅一个元件以处理所述输入信号。

2.如权利要求1所述的多比特三角积分ADC，其中所述选择器被配置为接收所述输入信号，且被配置为输出控制信号至第一锁存器，所述第一锁存器被配置为激活所选择的反馈DAC的元件以处理所述输入信号。

3.如权利要求2所述的多比特三角积分ADC，还包括第二锁存器，所述第二锁存器具有连接至所述选择器的输出端的输入端和连接至所述选择器的输入端的输出端，其中所述选择器被配置为生成指向在处理随后输入信号时使用的所述反馈DAC的元件的指针，且被配置为输出所生成的指针至所述第二锁存器，使得当所述反馈DAC接收所述随后输入信号时，所述指针通过所述第二锁存器输出至所述选择器，以由所述选择器用以生成用于所述第一锁存器的所述控制信号。

4.如权利要求3所述的多比特三角积分ADC，其中所述控制装置包括接收所述输入信号的阈值单元，所述阈值单元被配置为将所述输入信号的值与预定阈值进行比较，并且如果所述输入信号的所述值持续所述预定时间段低于所述阈值，则输出标志。

5.如权利要求4所述的多比特三角积分ADC，其中所述第二锁存器的操作通过所述阈值单元输出的所述标志来控制，使得如果所述阈值单元输出标志，则不通过所述第二锁存器输出所述指针。

6.如权利要求5所述的多比特三角积分ADC，其中所述第二锁存器具有时钟信号输入端，且被配置为当在所述时钟信号输入端接收到时钟信号时输出所述指针，其中如果所述阈值单元输出标志，则不通过所述第二锁存器接收所述时钟信号。

7.如权利要求6所述的多比特三角积分ADC，还包括逻辑或门，所述逻辑或门在其输入端接收所述阈值单元的所述输出和所述时钟信号，并且所述逻辑或门的输出连接至所述第二锁存器的所述时钟信号输入端，使得如果所述阈值单元输出标志，则所述第二锁存器的所述时钟信号输入具有恒定值。

8.如权利要求4所述的多比特三角积分ADC，其中所述阈值单元包括逻辑网络，所述逻辑网络具有用于接收输入至所述DAC的所述信号的输入端和连接至所述阈值单元的输入锁存器的输入端的输出端，所述阈值单元还包括输出锁存器，所述输出锁存器具有连接至所述输入锁存器的所述输出端的复位输入端和连接至恒定逻辑电平的数据输入端，使得直到从所述输入锁存器的所述输出端接收到复位信号，所述输出锁存器的输出处于恒定逻辑电平，其中所述输出锁存器的所述输出是所述阈值单元的所述输出。

9.如权利要求8所述的多比特三角积分ADC，其中所述阈值单元还包括一个或多个延迟锁存器，所述延迟锁存器连接在所述输入锁存器和所述输出锁存器之间，以用于延迟所述阈值单元的所述输出。

10.如权利要求9所述的多比特三角积分ADC，其中所述预定时间段通过所述阈值单元的所述延迟锁存器来确定。

11.如权利要求1所述的多比特三角积分ADC，其中所述预定电平处于所述ADC的量化器的一个量化步长的数量级。

12.如权利要求1所述的多比特三角积分ADC，其中所述选择器包括数字编码器。

13.一种多比特数模转换器(DAC)，所述多比特数模转换器具有多比特输入端和用于处理输入至所述DAC的信号的多个元件，所述多比特DAC包括：

选择器，所述选择器用于基于输入至所述DAC的所述信号来选择所述多个DAC元件中的一个或多个元件以处理输入信号；以及

控制装置，所述控制装置用于控制所述选择器，使得如果输入至所述DAC的所述信号持续预定时间段低于预定电平，则所述选择器用于选择所述DAC元件中的仅一个元件以处理所述输入信号。