[发明专利]序列连接接收器及其时钟重建方法

说明书

技术领域

本发明涉及一种接收机，特别是涉及一种序列连接接收器及其时钟重建方法。

背景技术

序列连接技术被运用在很多应用中，例如：光纤通信领域。如图1所述，现有技术的序列连接收发器100包括有：发射器110、传输媒介120和接收器130。发射器110传送第一信号S1至传输媒介120的第一端121，其使用二级信号架构来代表第一序列二进制数据串D1，其中包含了第一时钟CLK1的时序。第一信号S1经传输媒介120转换为第二信号S2，并由传输媒介120的第二端122输出至接收器130。接收器130包括一时钟数据恢复器(clock data recovery，CDR)131，其抽取第二信号S2的时序而产生第二时钟CLK2，并运用第二时钟CLK2取样第二信号S2而产生第二序列二进制数据串D2。当时钟数据恢复器131的功能正常时，第二序列二进制数据串D2将实质上吻合第一序列二进制D1，除了发生延迟的状况。一般而言，除了延迟之外，第二时钟CLK2也会追踪第一时钟CLK1的时序。实际的时钟数据恢复器131会被限制频宽内，若第二时钟CLK2的时钟超过频宽外，将使得第二时钟CLK2发生时序错误。其中，时序错误是一高频时钟抖动，其超过时钟数据恢复器131的频宽。为了过滤第二时钟CLK2的输出时序错误，接收器130运用了锁相回路(phase lock loop，PLL)132，以接收第二时钟CLK2并输出第三时钟CLK3。锁相回路132有低通滤波的功能，可过滤高频时钟的抖动。结果，经由锁相回路132所输出的第三时钟CLK3将比第二时钟CLK2干净。

于是，在现有技术中，若要使接收器130的输出为更有效率地重建较低抖动的时钟，则必须采用锁相回路。在现有技术中，时钟数据恢复器131包括一振荡器(为了产生第二时钟CLK2)，锁相回路132也包括了一个振荡器(为了产生第三时钟CLK3)，而此两种振荡器都不可或缺。

如何能降低成本即可重建低抖动的时钟，成为技术发展的方向。

发明内容

鉴于以上已知技术的问题，本发明提供一种序列连接接收器，包含：时钟产生器、相位检测器、第一滤波器、第一相位旋转器、第二滤波器、重新取样电路与第二相位旋转器。时钟产生器输出第一时钟。相位检测器接收输入信号与第二时钟并检测输入信号与第二时钟的差异以输出一相位误差信号。第一滤波器耦接相位检测器，接收相位误差信号并滤波该相位误差信号以输出第一控制字和第二控制字。第一相位旋转器耦接第一滤波器与时钟产生器，依据第一控制字对第一时钟进行相位旋转而产生第二时钟。第二滤波器耦接第一滤波器，接收第二控制字，并通过低通滤波第二控制字以输出第三控制字。重新取样电路耦接第二滤波器，取样第三控制字，并运用第三时钟输出第四控制字。第二相位旋转器耦接重新取样电路，依据第四控制字对第一时钟进行相位旋转而产生第三时钟。

本发明还提供一种序列连接接收器的时钟重建方法，包含：产生第一时钟。检测第一输入信号与第二时钟的时序差异以产生相位误差信号。滤波相位误差信号以产生第一控制字与第二控制字。依据第一控制字对第一时钟进行相位旋转而产生第二时钟。滤波第二控制字以产生第三控制字。用第三时钟取样第三控制字而产生第四控制字。依据第四控制字对第一时钟进行相位旋转而产生第三时钟。

为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举多个优选实施例，并配合所附图式，作详细说明如下。

附图说明

图1为序列连接方块功能图；

图2为序列连接接收器于本发明的一种实施例；

图3为二进制相位检测器适用于图2的序列连接接收器的原理图；

图4为相位旋转器的功能方块图适用于图2的序列连接接收器；及

图5为16相位时钟架构时序图用图2的序列连接接收器的第一时钟CLK1。

【主要元件符号说明】

110    发射机

120    传输媒介

121    第一端

122    第二端

130    接收机

131    时钟数据恢复器

132    锁相回路

200    序列连接接收器

210    相位检测器

220    时钟数据恢复滤波器

230    第一相位旋转器

240    低通滤波器

250    重新取样器

260    第二相位旋转器

270    锁相回路