[发明专利]一种正弦波峰值检测电路

权利要求书

1.一种正弦波峰值检测电路，其特征在于，包括正弦波峰值比较电路和逻辑控制电路，

所述正弦波峰值比较电路，用于接收正弦输入信号Vsin，并将其与第一基准信号VL、第二基准信号VH进行比较，输出电压信号V1和V2；

所述逻辑控制电路，用于根据正弦输入信号Vsin和第三基准信号Vref对所述正弦波峰值比较电路的输出电压信号V1、V2进行逻辑控制，输出对芯片进行关断控制的电压信号PRO。

2.根据权利要求1所述的正弦波峰值检测电路，其特征在于，所述正弦波峰值比较电路包括：比较器COM2、COM3、NMOS管M1、PMOS管M2、电流源IB1、IB2以及电容C1、C2；

所述比较器COM2的输出端与所述NMOS管M1的栅极相连，所述NMOS管M1的漏极分别与所述电流源IB1以及所述电容C1的第一端相连，所述NMOS管M1的源极与所述电容C1的第二端相连并且接地；

所述比较器COM3的输出端与所述PMOS管M2的栅极相连，所述PMOS管M2的漏极分别与所述电流源IB2以及所述电容C2的第一端相连，所述PMOS管M2的源极与所述电容C2的第二端相连并且接电源。

3.根据权利要求1所述的正弦波峰值检测电路，其特征在于，所述逻辑控制电路包括：比较器COM1、COM4、COM5、逻辑器件I1-I11以及Delay电路；

所述比较器COM4的反相输入端与所述电容C1的第一端相连，所述比较器COM5的反相输入端与所述电容C2的第一端相连，所述比较器COM4的输出端与或非门I1的一个输入端相连，所述比较器COM5的输出端与或非门I1的另一个输入端相连，或非门I1的输出端分别和与非门I3的一个输入端、与非门I5的一个输入端、与非门I7的一个输入端以及与非门I8的一个输入端相连，与非门I8的另一个输入端和与非门I7的输出端相连，与非门I8的输出端与反相器I9的输入端相连，反相器I9的输出端分别与反相器I10的输入端以及与非门I11的一个输入端相连，反相器I10的输出端作为所述Delay电路的复位信号端，与非门I11的输出端作为所述Delay电路的时钟信号端，与非门I11的另一个输入端与所述比较器COM1的输出端相连，所述Delay电路的DL端与反相器I2的输入端相连，反相器I2的输出端和与非门I3的另一输入端相连，与非门I3的输出端通过反相器I4和与非门I5的另一输入端相连，与非门I5的输出端和与非门I6的一个输入端相连，与非门I6的另一个输入端和与非门I7的输出端相连，与非门I7的另一个输入端和与非门I6的输出端相连，并作为输出PRO端；

所述比较器COM1的同相输入端分别与所述比较器COM2的反相输入端以及所述比较器COM3的同相输入端相连，并作为正弦波信号Vsin的输入端。

4.根据权利要求3所述的正弦波峰值检测电路，其特征在于，所述Delay电路包括至少一个D触发器，各个所述D触发器相连。