[发明专利]层叠陶瓷电子部件及其制造方法

说明书

技术领域

该发明涉及层叠陶瓷电子部件及其制造方法，特别涉及以外部电极的至少一部分与多个内部电极电连接的方式通过直接镀覆形成的层叠陶瓷电子部件及其制造方法。

背景技术

层叠陶瓷电子部件例如可在层叠陶瓷电容器中看到的那样，一般具备包括层叠的多个陶瓷层、和沿着陶瓷层间的界面形成的多个层状的内部电极的层叠结构的部件主体。在部件主体的例如一方端面和另一端面，分别露出了多个内部电极的各端部，以互相电连接这些内部电极的各端部的方式形成了外部电极。

在形成外部电极时，通常，在部件主体的端面上涂敷包括金属成分和玻璃成分的导电性糊剂，接着进行烘烤，从而首先形成糊状电极层。糊状电极层起到内部电极相互之间的电连接的作用。接着，在糊状电极层上形成例如以镍为主成分的第1镀覆层，进一步在该第1镀覆层上形成例如以锡或金为主成分的第2镀覆层。第2镀覆层用于确保焊料湿润性，第1镀覆层起到防止焊料接合时的焊料侵蚀的作用。

如上所述，外部电极由典型的糊状电极层、第1镀覆层和第2镀覆层这3层结构构成。

但是，糊状电极层其厚度大小是数十μm～数百μm。因此，为了使层叠陶瓷电子部件的尺寸收敛于一定的规格值，需要确保该糊状电极层的体积，而虽然并不是所期望的，但相应地需要减少确保静电电容等的特性的有效体积。另一方面，由于镀覆层其厚度是数μm左右，因此假设仅利用镀覆层构成外部电极，则能够更多地确保用于静电电容确保的有效体积。

例如，在日本特开昭63-169014号公报(专利文献1)中公开了芯片电容器的外部电极端子的形成方法，其特征在于，交替地层叠陶瓷电介质层和内部电极层，在烧结的芯片电容器元件上形成外部电极端子时，在与芯片电容器元件相对的两端的侧壁面上，以在该侧壁面上露出的内部电极层短路的方式通过无电解镀覆使其整个面析出导电性金属层。

在专利文献1记载的方法中，形成成为外部电极端子的镀覆膜时，上述内部电极层的露出端成为镀覆析出的中心。因此，若扩大内部电极层的相邻的露出端之间的间隔，则不能充分地利用镀覆膜覆盖该间隔部分。事实上，在专利文献1中记载了若陶瓷电介质层的厚度为30μm以下、且内部电极层的厚度为1μm以上，则能够均匀地形成良好的外部电极端子。

另外，在专利文献1记载的方法中，应用了无电解镀覆。另一方面，可知与无电解镀覆相比，电解镀覆的镀覆生长力更小。因此，在形成镀覆膜的过程中应用了电解镀覆的情况下，要求内部电极层的相邻的露出端之间的间隔更小。

【专利文献1】JP特开昭63-169014号公报

发明内容

该发明的目的在于，提供一种即使内部电极的相邻的露出端的间隔扩大，也能够形成以连接多个内部电极的露出端之间的方式连续的、作为外部电极的至少一部分的镀覆膜的层叠陶瓷电子部件的制造方法。

该发明的其他目的在于提供一种通过上述的制造方法制造出的层叠陶瓷电子部件。

该发明是首先面向层叠陶瓷电子部件的制造方法的发明，该制造方法具备：制作部件主体的部件主体制作工序，该部件主体具备被层叠的多个陶瓷层和沿着所述陶瓷层间的界面而形成的多个内部电极，且多个内部电极的各一部分露出；和在部件主体上形成与多个内部电极电连接的外部电极的外部电极形成工序，其中，为了解决上述的技术课题，特征在于具备如下的结构。

在上述部件主体制作工序中制作的部件主体中，在位于多个内部电极的相邻的露出端间的陶瓷层的端面上，存在包含在内部电极中的导电成分扩散而形成的导电区域。并且，上述外部电极形成工序包括镀覆工序，该镀覆工序以部件主体中的内部电极的露出端和上述导电区域为镀覆析出的中心来进行镀覆生长，从而在部件主体上直接形成与多个内部电极电连接的镀覆膜。

优选在部件主体制作工序中制作的部件主体所具备的陶瓷层由包含10重量％以上的玻璃成分的玻璃陶瓷构成。

优选外部电极形成工序在镀覆工序之前包括如下的工序：向部件主体赋予Pd含有溶液，由此在导电区域的至少表面内利用Pd替换导电成分。

在上述的镀覆工序中，特别是在应用电解镀覆时，该发明的意义重大。

此外，该发明还面向层叠陶瓷电子部件，其具备：部件主体，其具备被层叠的多个陶瓷层和沿着陶瓷层间的界面形成的多个内部电极，且多个内部电极的各一部分露出；和外部电极，其以与多个内部电极电连接的方式形成在部件主体上。