[发明专利]非易失性存储器元件及其阵列

说明书

技术领域

本发明是有关于一种电子元件及其阵列，且特别是有关于一种非易失性存储器元件及其阵列。

背景技术

近来，电阻式随机存取存储器(Resistive Random Access Memory，RRAM)已广泛地应用在非易失性存储器的技术领域，此乃因其简易的交错式(crossbar)阵列架构以及低温工艺等优势。此交错式(crossbar)阵列的架构基于电阻切换元件(resistive-switching elements)的概念来设计，其理论上可获得最小的晶胞尺寸(cell size)4F²，其中F代表特征尺寸(feature size)。因此，交错式的非易失性存储器阵列可具有相当高的积体密度(integration density)。

图1即为此晶胞尺寸的概念示意图。请参考图1，在图1中，非易失性存储器阵列由多条位线BL与字线WL所组成，两者的交错处(cross-point)即存储器单元所在之处。各存储器单元的晶胞尺寸(即其所占的面积)约为4F²。因此，如果要达到每平方公分1T位组(1 terabyte/cm²)的积体密度，则必须满足F＝5纳米的条件。在现有技术中，若各存储器单元包括电晶体架构，则难以达到如此高的积体密度。再者，电晶体架构一般可分为金氧半场效电晶体(MOSFET)以及双极性结电晶体(BJT)，两者均需使用复杂且高温的工艺。因此，包括电晶体架构的存储器单元并非理想的存储器元件。

然而，上述交错式的非易失性存储器阵列仍存在有部分缺失，诸如潜泄电流(sneak current)等问题。图2A为理论上非易失性存储器阵列中部分存储器单元的读取状态示意图。图2B为实际上图2A的存储器单元的读取状态示意图，其存在潜泄电流的问题。请参考图2A及图2B，就图2A所示的部分存储器单元的读取状态而言，被选取的字线与位线间被施予特定的读取电压来读取位值。在此例中，选取的字线WL2被施予读取电压Vread，而选取的位线BL2的电压值为0。由于右下方被选取的存储器单元处于关闭(off)的状态，理论上所预期的读取电阻应为一较大的阻值，即此时对应较小的读取电流值。然而，由于受到邻近未被选择的存储器单元处于开启(on)状态的影响，实际在读取时存在一潜泄电流路径P_SC。此一路径的存在将使得潜泄电流沿着邻近的存储器单元流经字线WL2与位线BL2，此时位线BL2的读取电流值将异常地增加，进而显著地降低读取边限(read margin)，导致读取到错误的位状态。

因此，提供一个良好的非易失性存储器阵列来避免读取到错误的位状态有其必要性。

发明内容

本发明提供一种非易失性存储器元件及其阵列，其可减少其内部的潜泄电流，以避免读取到错误的位状态。

本发明提供一种非易失性存储器元件，包括一第一电极、一电阻结构、一选择器结构以及一第二电极。电阻结构配置于第一电极上。电阻结构包括一第一氧化层以及一第一金属层。第一氧化层配置于第一电极上。第一金属层配置于第氧化层上。选择器结构配置于电阻结构上。选择器结构包括一第二氧化层、一第三氧化层以及一第四氧化层。第二氧化层配置于第一金属层上。第三氧化层配置于第二氧化层。第四氧化层配置于第三氧化层上。第二电极配置于选择器结构上。选择器结构包括一双极性选择器。双极性选择器具有一第一端及一第二端。双极性选择器中的一隧道电子流根据其两端的偏压由第一端流至第二端，或者由第二端流至第一端。