[发明专利]协调多个电路中的性能参数

权利要求书

1.一种协调性能参数的方法，包括：

接收用以改变电路的状态的请求，其中所述电路包括第一性能域和第二性能域；

基于所述请求，将用于所述第一性能域的第一时钟的第一频率修改为第一修改频率；以及

基于所述请求，将用于所述第二性能域的第二时钟的第二频率修改为第二修改频率，其中所述第二修改频率独立于所述第一修改频率。

2.根据权利要求1所述的方法，其中，接收所述请求包括确定性能状态指示已经存储在寄存器中。

3.根据权利要求1所述的方法，还包括：接收识别第一性能状态表条目的性能状态指示，所述第一性能状态表条目存储描述所述第一修改频率和所述第二修改频率的数据。

4.根据权利要求3所述的方法，还包括：在修改所述第一时钟的第一频率之前，识别所述第一性能状态表条目中的所述第一修改频率。

5.根据权利要求4所述的方法，其中，所述第一性能状态表条目还存储用于所述第一性能域和所述第二性能域的一个或多个附加配置参数，并且，所述方法还包括响应于所述附加配置参数而修改所述第一性能域和所述第二性能域的附加配置。

6.根据权利要求5所述的方法，其中，所述一个或多个附加配置参数包括用于所述第一性能域和所述第二性能域的电源电压的电压幅值。

7.根据权利要求5所述的方法，其中，所述一个或多个附加配置参数包括可编程部件配置值。

8.根据权利要求1所述的方法，其中，修改所述第一时钟的第一频率包括指示时钟发生器将时钟输入从第一输入重新配置到第二输入。

9.根据权利要求8所述的方法，还包括：在指示所述时钟发生器重新配置所述时钟输入之前，确定所述第一输入和所述第二输入是有效的。

10.根据权利要求1所述的方法，其中，修改所述第一时钟的第一频率包括指示时钟发生器以重新配置时钟除数。

11.根据权利要求1所述的方法，还包括：

在修改所述第一频率和第二频率之前，接收用以改变所述电路的状态的随后请求；以及

拒绝所述随后请求，至少直到修改了所述第一频率和第二频率为止。

12.一种芯片上系统(SoC)，包括：

处理器；和

耦接到所述处理器的逻辑电路，其中该逻辑电路配置为：

响应于建立所述SoC中的给定状态的请求，得出第一频率和第二频率，其中所述第二频率独立于所述第一频率；

使得控制电路将具有所述第一频率的第一时钟提供给所述SoC的第一性能域；以及

使得所述控制电路将具有所述第二频率的第二时钟提供给所述SoC的第二性能域。

13.根据权利要求12所述的SoC，其中，所述逻辑电路还被配置为：

从将所述给定状态与所述第一频率和第二频率关联的表中得出所述第一频率和第二频率；以及

指示所述控制电路选择所述表中针对所述给定状态规定的时钟除数或时钟输入。

14.根据权利要求13所述的SoC，其中，所述逻辑电路还被配置为从将所述给定状态与所述第一频率和第二频率关联的表中得出所述第一频率和第二频率，其中，所述请求包括存储在寄存器中的指示，并且所述指示识别所述表中的条目。

15.根据权利要求12所述的SoC，其中，所述控制电路还被配置为将关于所述给定状态的信息提供给耦接到所述处理器的存储器控制器。

16.一种逻辑电路，包括：

功率管理电路，该功率管理电路配置为：

响应于建立芯片上系统(SoC)中的给定状态的请求，得出第一频率和第二频率，其中所述第二频率独立于所述第一频率；

使得控制电路将具有所述第一频率的第一时钟提供给所述SoC的第一性能域；以及

使得所述控制电路将具有所述第二频率的第二时钟提供给所述SoC的第二性能域。

17.根据权利要求16所述的逻辑电路，其中，所述第二频率不同于所述第一频率且不是所述第一频率的倍数。