[发明专利]加速多核CPU抗软错误测试的方法

说明书

技术领域

本发明涉及一种方法，具体的说，本发明涉及一种加速多核CPU抗软错误测试过程的方法。

背景技术

如今，芯片的集成度越来越高，制造工艺越来越小。这导致了一个越来越突出的问题：空间中存在的高能粒子撞击到处理器时，更加可能导致处理器中某部件的存储电位发生变化，从而加大了处理器运行出错的几率。这种暂时性出现的错误叫做软错误(Soft Error)，软错误的出现可能会导致程序运行出错，出错的几率为相应处理器的体系机构弱点因子(Architectural Vulnerability Factor，简称AVF)。在现代多核处理器中，处理器集成度的提高以及部分部件的共享使用，导致软错误出现的几率加大以及危害性提高。要测试多核处理器对抗软错误的能力，需要搭建一个高能粒子数量较多的环境。如果用现有的普通基准测试用例测试，测试时间长。由于此环境搭建困难，长时间的测试会导致测试成本过高。

发明内容

本发明的目的在于提供一种加速多核处理器抗软错误测试过程的方法，其具有测试过程快、测试时间短的特点，从而大大降低了这种测试的成本。

本发明是通过以下技术方案实现的：

一种加速多核CPU软错误测试过程的方法，包括以下步骤：

(1)获取CPU的剖析程序；

(2)利用剖析程序分析多核CPU的基准测试用例，以获得基准测试用例的基本参数；

(3)分析基本参数，以建立基本参数与多核CPU的体系结构弱点因子之间的对应关系；

(4)根据基本参数与多核CPU的体系结构弱点因子之间的对应关系编写代码合成程序，代码合成程序使用基本参数作为输入；

(5)运行代码合成程序，并调节基本参数，以获得并行输出程序，并行输出程序作为多核CPU软错误测试中的测试用例。

基准测试用例的基本参数包括指令类型分布、指令依赖距离、基本块大小、指令执行耗时以及控制流图。

步骤(4)包括以下子步骤：

(4-1)选取二进制指令，将二进制指令以树形结构分类；

(4-2)用结构体描述多核CPU软错误测试中的测试用例的指令；

(4-3)用结构体组建基本块；

(4-4)以基本块为单位组建多核CPU软错误测试中的测试用例的线程的控制流；

(4-5)使用控制流组建线程；

(4-6)利用基准测试用例的基本参数动态生成多核CPU软错误测试中的测试用例的指令以及基本块的描述结构，描述结构组成多核CPU软错误测试中的测试用例的总体控制流图；

(4-7)从树形结构分类中选取二进制指令对总体控制流图中的结构体进行替换。

结构体的属性包括指令类型、所需CPU功能单元、依赖距离、指令序列号、是否访问内存、L1-cache命中率、L2-cache命中率以及运行阶段，依赖距离、L1-cache命中率、L2-cache命中率采用正态分布函数获得，基本块的属性包括指令类型、指令条数、下一基本块地址、末尾跳转地址，指令条数采用正态分布函数获得，线程的结构属性包括线程编号以及访问共享数据的概率，访问共享数据的概率是由泊松过程模拟得到，正态函数的参数是由剖析程序分析统计得出。

基准测试用例为通用型应用测试用例。

本发明具有以下优点：(1)采用合成的方式产生测试程序，将使测试程序的生成变得方便和易操作；(2)允许用户灵活的改变处理器的体系结构，可灵活生成各种结构处理器的测试程序。

附图说明

图1为本发明加速多核CPU软错误测试过程的方法的流程图。

图2为本发明方法中步骤(4)的细化流程图。

具体实施方式

以下首先对本发明的技术术语进行解释和说明：

剖析程序：对可执行程序的基本参数进行分析的程序。

基准测试用例：一组可执行程序，代表着某测试方向通用的应用。

体系结构弱点因子：当处理器中的某一个存储位的值经过某种外因导致值得翻转时，处理器运行出错的概率。

指令运行阶段：指令处在指令流水线中的阶段。

代码合成程序：通过向指令控制流中填入二进制指令的方法获得可执行程序的程序。

如图1所示，本发明方法的步骤为：

(1)获取CPU的剖析程序，在本实施方式中，剖析程序为M5模拟器；