[发明专利]缓冲器

说明书

技术领域

本发明涉及一种缓冲器，且特别是有关于一种利用振幅不相同的两控制信号来控制驱动单元的缓冲器。

背景技术

在集成电路的制造工艺中，缓冲器的输出级，亦即缓冲器中用以驱动负载的驱动单元，大多是由一P型晶体管(P-type transistor)与一N型晶体管(N-type transistor)串接而成。其中，晶体管利用互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)制成，P型晶体管是以电洞(electronic hole)为多数载子，而N型晶体管则是以电子(electron)为多数载子。此外，在半导体中电子的移动速度大于电洞的移动速度，因此缓冲器的操作速度往往会受限于P型晶体管的驱动能力。相对地，应用此类型缓冲器的电子装置，其操作频宽也将受限于缓冲器的操作速度。

举例来说，在双倍数据速率(double data rate，DDR)的存储器中，存储器的存取速度将取决于缓冲器的操作速度。一般而言，现有技术大多是通过增加输出级中P型晶体管的布局面积，来提高缓冲器的操作速度，进而提升整体系统的操作频宽。然而，随着P型晶体管的布局面积的增加，将导致更多的功率消耗，并限制了应用此缓冲器的电子装置在微型化的发展。

发明内容

本发明提供一种缓冲器，利用预充单元所提供的预充路经来降低第一控制信号的振幅，进而提高缓冲器的操作速度。

本发明提出一种缓冲器，包括控制单元、驱动单元以及预充单元。控制单元依据输入信号产生第一控制信号与第二控制信号。驱动单元依据第一控制信号与第二控制信号产生一驱动信号。预充单元电性连接控制单元，并提供由参考电压至控制单元的预充路经。其中，当输入信号从第一电压切换至第二电压时，预充单元导通预充路经，以致使控制单元将第一控制信号从第二电压切换至预设电压，并将第二控制信号从第二电压切换至第一电压。

在本发明的一实施例中，上述的驱动单元包括第一P型晶体管及第一N型晶体管。第一P型晶体管的源极接收第一电压，第一P型晶体管的漏极产生驱动信号，且第一P型晶体管的栅极接收第一控制信号。第一N型晶体管的漏极电性连接第一P型晶体管的漏极，第一N型晶体管的源极接收第二电压，且第一N型晶体管的栅极接收第二控制信号。

在本发明的一实施例中，上述的控制单元包括第一反相器及第二反相器。第一反相器接收输入信号，以产生第一控制信号，并具有第一电源端与第二电源端。其中，第一反相器的第一电源端电性连接预充单元，以在预充路径导通时接收预设电压，且第一反相器的第二电源端接收第二电压。第二反相器接收输入信号，以产生第二控制信号，并具有第一电源端与第二电源端，其中第二反相器的第一电源端接收第一电压，且第二反相器的第二电源端接收第二电压。

在本发明的一实施例中，上述的预充单元包括二极管，其中二极管的阳极接收参考电压，二极管的阴极电性连接第一反相器的第一电源端。此外，上述的参考电压相等于第一电压。

在本发明的一实施例中，上述的预充单元包括一开关。开关的第一端接收第一控制信号，开关的第二端接收参考电压，其中当输入信号从第一电压切换至第二电压时，开关导通其第一端与第二端。此外，上述的第一电压大于预设电压，且预设电压大于第二电压。

基于上述，本发明提供一种缓冲器，利用预充单元所提供的预充路经来降低第一控制信号的振幅，进而增加驱动单元中第一P型晶体管的导通与截止时间。藉此，本发明无须增加第一P型晶体管的布局面积，增加缓冲器的传输速度。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：

图1为本发明的一实施例的缓冲器的示意图；

图2为本发明的一实施例的信号时序图；

图3为本发明的另一实施例的缓冲器的示意图；

图4为本发明的又一实施例的缓冲器的示意图。

附图标号：

100、300、400：缓冲器

110、310、410：控制单元

120、320、420：驱动单元

130、430：预充单元

D1：二极管

PM1、PM14、NM1、NM2、NM14：晶体管

V1、V14：第一电压

V2、V24：第二电压

VR、VR4：参考电压

VP：预设电压

C1、C14：负载

Si、Si4：输入信号