[发明专利]SDRAM测试方法

说明书

技术领域

本发明涉及计算机硬件技术领域，具体而言，涉及一种SDRAM测试方法。

背景技术

SDRAM(同步动态随机访问存储器，Synchronous Dynamic Random Access Memory的缩写)具有价格低，容量大，性能好等优点，是数字集成电路中集成度最高的电路之一。

目前大部分系统设计中，SDRAM器件被广泛选用为系统存储器，用于记录系统的临时数据和参数。SDRAM是否正常运行，是决定整个系统能否正常工作的关键因素。因此为了保证系统正常稳定运行，对SDRAM进行完整测试就显得尤其重要。目前，针对SDRAM的测试，广泛采用以下两种测试方法：

第一种为ICT(即在线测试，In-Circuit Test的缩写)，是通过对在线元器件的电性能及电气连接进行测试来检查生产制造缺陷及元器件焊接不良的一种标准测试手段。它主要检查单个元器件以及各电路网络的断、短路情况，具有操作简单、快捷迅速、故障定位准确等特点，ICT测试重点是测试管脚的断路、短路情况。本测试方法适用于低速小规模器件的测试，不适合于SDRAM这样高速大规模集成器件，另外ICT的最大工作频率为5MHz，所以在测试工作频率高达上百MHz的SDRAM时不能很好地控制时钟，且即使能够控制时钟，也很难保证测试的稳定和结果正确。

第二种为BST(边界扫描测试，Boundary Scan Test的缩写)，其是一种将可测试性直接设计到硅片里的方法，是针对解决芯片级到系统级测试、核心逻辑电路互连测试和数据电路到模拟电路或模数电路测试的一系列测试技术。本测试方法适用于低速大规模集成电路，若使用该方法对SDRAM进行测试，需要把并行测试向量转变成串行向量，指令周期都要延长几百倍，所以测试速度太慢，无法满足SDRAM的刷新要求。

上述测试方法大多用于生产测试阶段，但是不适合于高速时钟频率下工作的SDRAM，尤其是在系统启动时的自检测试阶段。

发明内容

本发明旨在提供一种SDRAM的测试方法，以解决现有测试技术无法满足高速大容量SDRAM器件测试诊断的问题。

本发明实施例提供了一种SDRAM测试方法，包括：以SDRAM的工作时钟作为测试时钟，SDRAM的读写接口为测试接口，依次向SDRAM所有存储单元写入数据，将读取数据与写入数据进行比对判断，以诊断SDRAM的所有存储单元。

本发明上述方法采用SDRAM工作时钟为测试时钟，工作读写接口为测试读写接口，使测试环境更加接近于实际应用环境，因此测试结果更加准确。本方法解决了现有方法不能满足的在线快速稳定的问题，可以高速稳定地测试诊断SDRAM。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了根据本发明一个优选实施例的SDRAM在线测试诊断的流程图；

图2示出了根据本发明一个优选实施例的SDRAM数据线测试诊断流程示意图；

图3示出了根据本发明一个优选实施例的SDRAM地址线测试诊断流程示意图；

图4示出了根据本发明一个优选实施例的SDRAM存储单元测试诊断示意图。

具体实施方式

下面将参考附图并结合实施例，来详细说明本发明。

本发明实施例提供了一种SDRAM测试方法，包括：以SDRAM的工作时钟作为测试时钟，SDRAM的读写接口为测试接口，依次向SDRAM所有存储单元写入数据，将读取数据与写入数据进行比对判断，以诊断SDRAM的所有存储单元。

上述方法采用SDRAM工作时钟为测试时钟，工作读写接口为测试读写接口，使测试环境更加接近于实际应用环境，因此测试结果更加准确。本方法解决了现有方法不能满足的在线快速稳定的问题，可以高速稳定地测试诊断SDRAM。

优选地，本方法还包括：以SDRAM的工作时钟作为测试时钟，以SDRAM的读写接口为测试接口，向SDRAM的同一地址写入读出数据，将读取数据与写入数据进行比对判断，以诊断SDRAM的数据线。本优选实施例在测试所有存储单元的基础上，可以进一步测试数据线。