[发明专利]微处理器中的IO接口输出电路

说明书

技术领域

本发明涉及一种IO（Input and Output）接口输出电路，尤其是涉及一种深亚微米工艺下的微处理器中可以适应多种IO电源、具有多种驱动能力的IO接口输出电路。

背景技术

如图1所示，在目前微处理器的IO接口输出电路中，数据输出信号IN、使能输出信号OE经过一个与非门AND1和或非门NOR1（输出使能信号OE经过一个反相器X1进入或非门NOR1的其中一个输入端）的控制，传输给电平转换电路1转换为IO高压信号，再经由驱动电路2输出到PAD上。

其中，平转换电路1包括2个转换网络：由2个N型晶体管MP10和MP11、2个N型晶体管MN10和MN11、反相器X2构成的第一转换网络，晶体管MP10的源极和MP11的源极都连接IO电源（OVDD）；由2个N型晶体管MP12和MP13、2个N型晶体管MN12和MN13、反相器X3构成的第二转换网络，晶体管MP12的源极和MP13的源极都连接IO电源（OVDD）。而驱动电路2则包括2 个N型晶体管MP14和MP15和2个N型晶体管MN18和MN19。

但是，现有IO接口输出电路存在如下缺陷：

1、只能在单一IO电源（OVDD）下工作，关键是电平转换电路1只能将微处理器的内核低压信号转换为一种IO电源电压值的高压信号；

2、随着集成电路的广泛应用，微处理器往往需要面对驱动不同类型的元器件，为了与这些元器件的负载相匹配，IO输出电路也需要具有不同的驱动能力。但现有IO接口输出电路显然无法满足具有不同驱动能力的需要。

为了使IO接口输出电路可以满足具有不同驱动能力的需要，一种解决方案是设计多个如图1所示的电路，并对驱动电路的驱动晶体管尺寸进行调整，以满足所需要的驱动能力。但是，这种解决方案的直接缺陷是：电路面积增大、电子元器件数量增大，使得电路的硬件开销成倍的增长。

发明内容

为解决现有技术存在的问题，本发明提出一种深亚微米工艺下的微处理器中可以适应多种IO电源、具有多种驱动能力的IO接口输出电路。

本发明采用如下技术方案实现：一种微处理器中的IO接口输出电路，其包括：

用于将微处理器内核电源VDD转换成不同电压的IO电源OVDD的电平转换电路，其包括均连接内核电源VDD的转换网络和旁路电路；

用于产生并输出偏置信号pbias、偏置信号nbias和旁路使能信号的偏置电路，偏置信号pbias、旁路使能信号分别输出至转换网络和旁路电路，通过改变偏置信号pbias的电压大小使转换网络适用不同电压的IO电源OVDD，并当IO电源OVDD等于内核电源VDD时由旁路使能信号控制旁路电路导通；

用于受偏置信号pbias和偏置信号nbias控制具有不同输出电阻以具有不同的驱动能力的驱动电路，其控制端连接偏置信号pbias和偏置信号nbias。

其中，在偏置信号nbias与地之间连接晶体管MN5，晶体管MN5的栅极连接偏置信号nbias，而源极、漏极和衬底相连并接地。

其中，在偏置信号pbias与IO电源OVDD之间连接晶体管MP9，晶体管MP9的栅极连接偏置信号pbias，而源极、漏极和衬底相连并连接IO电源OVDD。

其中，转换网络包括：栅极均连接偏置信号pbias的晶体管MP12和晶体管MP13，晶体管MP12的源极和衬底均通过晶体管MP10连接IO电源OVDD，晶体管MP13的源极和衬底均通过晶体管MP11连接IO电源OVDD，晶体管MP10的源极和衬底连接IO电源OVDD、栅极连接晶体管MP11的漏极，晶体管MP11的源极和衬底连接IO电源OVDD、栅极连接MP10的漏极、漏极接MP10的栅极；栅极均连接内核电源VDD的晶体管MN10和晶体管MN11，晶体管MN10的漏极连接晶体管MP12的漏极、源极通过晶体管MN12接地，晶体管MN11的漏极连接晶体管MP13的漏极、源极通过晶体管MN13接地。

其中，旁路电路包括：栅极均连接内核电源VDD的晶体管MN14和晶体管MN16；栅极均连接旁路使能信号的晶体管MN15和晶体管MN15；晶体管MN14的漏极连接晶体管MP12的源极、源极连接晶体管MN15的漏极，而晶体管MN15的源极连接晶体管MN12的漏极；晶体管MN16的漏极连接晶体管MP13的源极、源极连接晶体管MN17的漏极，而晶体管MN17的源极连接晶体管MN14的漏极。