[发明专利]存储器控制元件

说明书

技术领域

本发明系关于一种存储器控制元件，特别是有关于一种串列周边接口(serial peripheral interface，SPI)快闪存储器的存储器控制元件。

背景技术

快闪存储器(flash memory)为主机板上常用的储存元件，并且已广泛地应用于个人电脑与笔记型电脑中。快闪存储器可以储存各种型态的数据，因此主机板上的芯片组(chipset)以及其他周边集成电路(integrated circuit，IC)，都会利用快闪存储器来进行数据的存取，以完成使用者所下达的指令。

目前，大部分的电脑系统执行开机程序的数据(例如基本输入/输出系统(basic input/output system，BIOS))系储存在电脑系统的快闪存储器中。在主机板上，可透过嵌入式控制器来对快闪存储器内的数据进行存取。一般而言，嵌入式控制器与快闪存储器之间系透过串列周边接口(serial peripheral interface，SPI)来进行连接。

在电脑系统中，SPI是一种允许在两种装置(一个称主装置(master)，另一个称从装置(slave))之间进行串列数据交换的接口。SPI汇流排主要由芯片选择(chip select，CS)、时脉(clock)、主输出从输入(master output slave input，MOSI)以及主输入从输出(master input slave output，MISO)四种信号构成。当芯片选择信号CS动作时，SPI汇流排才可透过其他三条信号进行数据的接收和发送。

发明内容

本发明实施例提供一种存储器控制元件，用以控制一主要控制器以及一次要控制器对一快闪存储器进行存取。上述存储器控制元件包括一汇流排切换器，分别透过第一、第二及第三串列周边接口汇流排耦接于上述主要控制器、上述次要控制器以及上述快闪存储器。上述汇流排切换器包括一选择单元，用以选择性地将上述第三串列周边接口汇流排耦接至上述第一串列周边接口汇流排以及上述第二串列周边接口汇流排之一者。当上述汇流排切换器经由上述第一串列周边接口汇流排接收到来自上述主要控制器的一存取请求时，上述选择单元将上述第三串列周边接口汇流排耦接至上述第一串列周边接口汇流排，以便将来自上述主要控制器之一第一芯片选择信号、一第一时脉信号以及一第一主输出从输入信号传送至上述快闪存储器，以对上述快闪存储器进行存取，其中上述存取请求系由上述第一芯片选择信号所提供。

再者，本发明实施例提供另一种存储器控制元件，用以控制一主要控制器以及一次要控制器对一快闪存储器进行存取。上述存储器控制元件包括：一汇流排切换器，分别透过第一、第二及第三串列周边接口汇流排耦接于上述主要控制器、上述次要控制器以及上述快闪存储器，用以选择性地将上述第三串列周边接口汇流排耦接至上述第一串列周边接口汇流排以及上述第二串列周边接口汇流排之一者，其中当上述第三串列周边接口汇流排耦接至上述第一串列周边接口汇流排时，上述主要控制器对上述存储器进行存取；一汇流排共用调整单元，用以当上述主要控制器对上述存储器进行存取时，判断上述次要控制器是否等待着对上述存储器进行存取，并计数一等候时间；以及一中断单元，用以当上述等候时间超过一特定时间时，发送一中断请求至上述主要控制器。相应于上述中断请求，上述主要控制器停止对上述存储器进行存取。

透过本发明上述实施例所述的内容，主要控制器及次要控制器可有效率地对快闪存储器进行存取。

附图说明

图1系显示根据本发明一实施例所述的使用存储器控制元件的电脑系统；

图2系显示根据本发明一实施例所述的汇流排切换器；

图3系显示图2中汇流排切换器的信号波形图；

图4系显示图2中汇流排切换器的信号的另一波形图；

图5系显示根据本发明另一实施例所述的汇流排切换器；

图6系显示根据本发明另一实施例所述的存储器控制元件；以及

图7系显示根据本发明一实施例所述的汇流排共用调整方法，适用一存储器控制元件。

主要元件符号说明：

10～芯片组；

100～电脑系统；

15～控制器；

20～超级输入输出集成电路；

25～控制器；

30～快闪存储器；

40、300～存储器控制元件；

50、200～汇流排切换器；

51～方向控制单元；