[发明专利]一种数据自动读出生效的EEPROM电路及其实现方法

权利要求书

1.一种EEPROM电路数据自动读出生效的方法，包括：

1）EEPROM电路芯片加电时，利用一读出逻辑的自产生电路，产生一读出逻辑信号，所 述读出逻辑的自产生电路包括串联的一电容和一电阻，电容和电阻的另一端分别接电源的高 电平和低电平，或电源的低电平和高电平，在串联的节点处接入一个或多个放大器、缓冲器 或反相器；

2）该读出逻辑信号输入到EEPROM阵列中的每个EEPROM单元的Bitcell控制逻辑作为 控制信号，从而将EEPROM阵列存储的数据读出，同时该读出逻辑信号作为每个EEPROM 单元的锁存器或触发器的时钟信号，将从EEPROM读出的数据放入锁存器或触发器阵列中存 储，并将EEPROM单元关闭置于低功耗状态；

所述Bitcell为双栅结构的MOS晶体管。

2.如权利要求1所述的方法，其特征在于：所述锁存器为Ｄ锁存器，所述触发器为D触 发器、RS触发器、JK触发器或T触发器。

3.如权利要求2所述的方法，其特征在于：所述锁存器或触发器的前端设有延时结构。

4.如权利要求3所述的方法，其特征在于，所述延时结构由电阻和电容串联接地组成。

5.一种EEPROM电路结构，其特征在于：该电路包括一读出逻辑的自产生电路和若干 个EEPROM单元，所述读出逻辑的自产生电路包括串联的一电容和一电阻，电容和电阻的另 一端分别接电源的高电平和低电平，或电源的低电平和高电平，在串联的节点处接入一个或 多个放大器、缓冲器或反相器，所述EEPROM单元包括一Bitcell、一Bitcell控制逻辑和一锁 存器或触发器，上述读出逻辑的自产生电路的放大器输出端连接Bitcell控制逻辑；所述Bitcell 为双栅结构的MOS晶体管。

6.如权利要求5所述的EEPROM电路结构，其特征在于：所述锁存器为Ｄ锁存器，所述 触发器为D触发器、RS触发器、JK触发器或T触发器。

7.如权利要求6所述的EEPROM电路结构，其特征在于：所述锁存器或触发器的前端设 有延时结构。

8.如权利要求7所述的EEPROM电路结构，其特征在于：所述延时结构由电阻和电容串 联接地组成。