[发明专利]参考缓冲电路

说明书

技术领域

本发明有关于参考缓冲电路(reference buffer circuit)。

背景技术

在模拟电路应用中，尤其对于模数转换器(Analog To Digital Converter，ADC)，例如流水线ADC、快闪(Flash)ADC以及逐次逼近型(SAR)ADC，具有足够驱动能力的参考缓冲电路是一个关键组件，以提供精确的参考电压。随着技术发展，电路设计所需电源电压可比以往更低，因此，在保持驱动能力不变的前提下，实现具有较低电源电压的参考缓冲电路，就日益成为挑战。

图1为根据现有技术的参考缓冲电路100的示意图。参考缓冲电路100主要包含：缓冲级110以及驱动级120，而缓冲级110以及驱动级120均由电源电压V_DD所驱动。缓冲级110可以提供第一驱动电压以及第二驱动电压，即高驱动电压V_GH以及低驱动电压V_GL，而高驱动电压V_GH以及低驱动电压V_GL分别根据第一输入电压以及第二输入电压而得到，即分别根据高输入电压V_inH以及低输入电压V_inL而得到。驱动级120可由高驱动电压V_GH以及低驱动电压V_GL所驱动，从而相应地输出第一输出电压以及第二输出电压，即高输出电压V_outH以及低输出电压V_outL。特别地，缓冲级110包含第一缓冲晶体管以及第二缓冲晶体管，在此例中，第一缓冲晶体管以及第二缓冲晶体管分别为第一NMOS晶体管M1以及第一PMOS晶体管M2，其中第一NMOS晶体管M1的漏极耦接到电源电压V_DD，而第一PMOS晶体管M2的漏极耦接到接地信号端。第一运算放大器OP1具有两个输入端以及一个输出端。第一运算放大器OP1的第一输入端(+)接收高输入电压V_inH，第一运算放大器OP1的第二输入端(-)连接到第一NMOS晶体管M1的源极端，而第一运算放大器OP1的输出端耦接到第一NMOS晶体管M1的栅极端以提供高驱动电压V_GH。第二运算放大器OP2也具有两个输入端以及一个输出端。第二运算放大器OP2的第一输入端(+)接收低输入电压V_inL，第二运算放大器OP2的第二输入端(-)连接到第一PMOS晶体管M2的源极端，第二运算放大器OP2的输出端耦接到第一PMOS晶体管M2的栅极端以提供低驱动电压V_GL(请注意，运算放大器的输入端如图所示，下文中不再标示+和-)。可选择地，可以将至少一个缓冲级电阻R_B耦接到第一NMOS晶体管M1的源极端以及第一PMOS晶体管M2的源极端之间，以产生电压降。通过将高输入电压V_inH应用到第一运算放大器OP1上，第一运算放大器OP1就可以将第一NMOS晶体管M1的栅极电压锁定在高驱动电压V_GH。相似地，通过将低输入电压V_inL应用到第二运算放大器OP2上，第二运算放大器OP2就可以将第一PMOS晶体管M2的栅极电压锁定在低驱动电压V_GL。因此，驱动级120就可以使用高驱动电压V_GH以及低驱动电压V_GL驱动，从而精确地输出高输出电压V_outH以及低输出电压V_outL。