[发明专利]一种总线仲裁方法和总线仲裁装置

说明书

技术领域

本发明涉及一种应用于片上集成系统(System on Chip，简称SOC)的数据处理方法和装置，尤其涉及总线仲裁方法和总线仲裁装置。

背景技术

片上集成系统中存在多个需要访问存储器的功能模块如处理器、直接内存访问(Direct Memory Access，简称DMA)、硬件加速器等。系统的存储器资源包括片外存储器，如同步动态随机存储器(Synchronous DynamicRandom Access Memory，简称SDRAM)，双倍速率同步动态随机存储器(Double Date Rate，简称DDR)，NOR闪存等，同时为了方便各个功能模块之间的通讯，还可能有片内共享存储器，如只读存储器(Read OnlyMemory，简称ROM)，随机存储器(Random Access Memory，SRAM)等。

片上集成系统中处理器和其他功能模块各自独立运行，根据需要访问各类存储器资源，每一种存储器资源有可能同时被多个功能模块请求访问(即同时有多个功能模块向同一存储器发出访问请求)，但是根据存储器的物理特性，存储器一般只允许同时由一个功能模块读写访问，所以存储器的访问需要通过总线仲裁装置根据一定的选择策略，将存储器访问权限授予某个访问请求，同时临时挂起其他的访问请求，直到处理完所有访问请求。在复杂的片上集成系统中，并行处理模块越来越多，模块的运算处理能力越来越强，存储效率和系统带宽渐渐成为芯片性能的瓶颈。

总线仲裁装置的选择策略决定了片上集成系统的存储效率，通常用的总线仲裁策略有以下几种：

(1)采用轮询的方式进行仲裁。总线仲裁装置按照一定的顺序对各个模块进行查询，判断其是否发出访问请求，如果有，则为其分配访问权限，此模块访问完毕后，按照此顺序再查询下一个功能模块。

(2)根据访问请求的固定优先级进行仲裁。各个功能模块被直接地分配了固定优先级，也决定了此模块发出的访问请求的固定优先级，此固定优先级无法修改具有唯一性。总线仲裁装置根据每个访问请求的固定优先级从高到低的顺序为访问请求分配访问权限，即当存储器空闲时，固定优先级最高的访问请求先得到访问权限，其他的访问请求等待。

(3)根据访问请求的可配置优先级进行仲裁。各个功能模块的可配置优先级即静态优先级(与模块在系统中的带宽要求有关)可以由系统通过软件寄存器进行修改。总线仲裁装置按照各访问请求的动态优先级从高到低的顺序分配访问权限；当多个访问请求的动态优先级相同时，再根据其固定优先级从高到低的顺序分配访问权限。

以上三种现有的仲裁方法各有利弊，方法(1)使每个模块机会平等地得到访问权限，但不能体现出各个访问请求的差别。方法(2)简单易行，方法(3)更加适应了不同模块的访问带宽要求，但方法(2)(3)都可能造成某些低优先级的访问请求一直得不到访问权限，致使低优先级的访问请求被锁死，从而有可能导致系统缓冲区数据溢出。

发明内容

本发明要解决的技术问题是提供一种总线仲裁方法和总线仲裁装置，避免优先级低的访问请求无法获得访问权限。

在片上集成系统中，各个功能模块的访问带宽可以较为精确地估算出来，同时，各功能模块的访问延迟可以通过硬件内部的缓存深度计算得到，如果总线仲裁策略中能够反映功能模块的访问特征，则能够根据各个访问请求的差别提供更有利于系统性能的总线仲裁方法。

为了解决上述技术问题，本发明提供了一种总线仲裁方法，包括：总线仲裁装置根据各访问请求的等待时间，调整各访问请求获得访问权限的优先级，其中，随着访问请求的等待时间的增大，提高此访问请求分配的优先级；

总线仲裁装置按照各访问请求的优先级从高到低的顺序分配访问权限。

进一步地，上述方法还具有以下特点：

所述总线仲裁装置为各访问请求设置动态优先级；随着各访问请求的等待时间的延长，提高各访问请求的动态优先级；所述总线仲裁装置按照各访问请求的动态优先级从高到低的顺序为各访问请求分配访问权限。

进一步地，上述方法还具有以下特点：

所述总线仲裁装置为各访问请求设置的动态优先级的初始值是系统根据发出此访问请求的功能模块在系统中的带宽要求设置的静态优先级。

进一步地，上述方法还具有以下特点：

所述总线仲裁装置调整访问请求动态优先级的方式是：访问请求的等待时间每增加系统设定的动态调整时间间隔的时长，所述总线仲裁装置将此访问请求的动态优先级提高系统设定的级数。

进一步地，上述方法还具有以下特点：