[发明专利]时钟信号切换电路

说明书

技术领域

本发明涉及一种时钟信号切换电路(clock signal switch circuit)，特别地，在此时钟信号切换电路中，依据至少接收的一第一时钟信号及一第二时钟信号的正缘或负缘变化来决定该等时钟信号切换之一的时段点。

背景技术

为人所熟知的，在现今的计算机系统中包含许多复杂的数字电路(digitalcircuit)，而这些数字电路运作通常由某一固定的频率时钟信号(clock signal)所控制。需了解的，由一石英振荡器(crystal oscillator)所产生的时钟信号是在一高位准(high)及一低位准(low)状态之间进行振荡，且该时钟信号通常具有50％的工作周期(duty cycle)并以方波(square wave)形式显示。该些数字电路，如微处理器(microprocessor)亦由外部而来的时钟信号所驱动，以利内部运作的定时(time)及同步(synchronization)的目的，其中同步是依照该时钟信号的正缘(positive edge)、负缘(negative edge)甚或两者而被触发(trigger)的。

以目前较复杂的计算机系统而论，皆提供多种不同的时钟信号，以个人计算机而言，时钟信号的频率有8MHz、12MHz、16MHz、20MHz、25MHz、30MHz、33MHz等等。

再者，在计算机系统中，通常需要将系统运作时所需的时钟信号从目前的频率切换至另一频率。一示例中，使用者正执行某绘图程序，却发现以目前的时钟信号运作，程序执行太慢，使用者欲提高执行速度须将时钟信号由低频率(如8MHz)转换至高频率(如30MHz)。或另一示例中，当某一游戏程序在高频率的运作下，使用者无法跟上游戏速度时，也必需将时钟信号转换成低频率者，以便使用者可以在较慢的反应时段来进行游戏。

而在该计算机系统中进行多个时钟信号切换时，已知的方法，如图1A所示，该图为一种现有的切换时钟信号的电路，此电路是以一个2对1多任务器(multiplexer，mux)10依据一控制信号16(以二进制表示)所输入的状态来完成由石英振荡器此类型的时钟产生器产生的一第一时钟信号12与一第二时钟信号14的相互切换，其中在软件程序或硬件产生的控制信号16控制之下，将欲得的一时钟信号(CLOCK OUT)输出至一信号线18上，需提及的，该2对1多任务器依据该控制信号16为二进制”0”时，选择输出该第二时钟信号14；该控制信号16为二进制”1”时，选择输出该第一时钟信号12。

承上，请一并参考图1A及图1B所示，其中，显示了二个时钟信号12及14分别输入至2对1多任务器10的两输入端P0及P1与在该信号线18上所输出的输出时钟信号CLOCK OUT的时钟信号的切换波形图。在图1B中，在时段T1期间，首先，一控制信号16(处于高位准状态，二进制表示为“1”)输入至该2对1多任务器的选择输入端PS，使得该第一时钟信号12输出，随后，在时段T2期间，该控制信号16切换为二进制表示”0”(处于低位准状态)，使得该第二时钟信号14输出在该信号线18上。

虽然利用此2对1多任务器10能达到两时钟信号切换的目的，但可惜的是，该2对1多任务器10为一种数字电路，其包含的电子组件如多个正反器(flip对flop)，是由一脉波(pulse)所触发。假如该脉波短于一特定的最小的时段时，则该脉波称之为闪动(glitch)噪声。一般而言，闪动噪声通常造成微处理器或其它电子组件发生误动作的情况，因而影想到计算机系统正常的运作状态。

因此，如能提出一种时钟信号切换电路系在切换该时钟信号的同时能解决闪动噪声的问题应是重要的。

发明内容

本发明的目的在于提供一种时钟信号切换电路，主要由一取样频率选择器、一同步切换控制器及一可控制频率输出选择器所组成，在设计此些数字电路时，只需较少的数字电路组件，大幅地减少制造成本，进而减低时钟信号切换电路上的功率消耗。

本发明的另一目在于提供一种时钟信号切换电路，针对现有技术中切换电路所产生的闪动噪声的问题而提出一种时钟信号切换电路。