[发明专利]一种数据处理方法、控制器及系统

权利要求书

1.一种处理系统，所述处理系统包括处理器和中断控制器，其特征在于， 所述处理系统还包括JTAG加载控制器；

其中，所述JTAG加载控制器，用于执行所述JTAG数据的发送和接收，并 根据所述JTAG数据的发送和接收情况向所述中断控制器发送中断请求以完成 所述JTAG数据收发的连续处理；

所述中断控制器，用于响应来自所述JTAG加载控制器的中断请求，并将所 述中断请求发送给所述处理器；

所述处理器，用于处理所述中断控制器发送的中断请求，并在所述JTAG加 载控制器进行JTAG数据收发时，进行所述JTAG数据运算处理；

其中，所述JTAG加载控制器包括：

处理控制单元，用于从所述处理器接收控制信息，并根据所述控制信息在 所述处理器进行所述JTAG数据处理时，控制所述JTAG数据收发的连续处理；

数据存储单元，用于存储JTAG数据；

状态监控单元，用于监控所述数据存储单元存储的JTAG数据的处理状态， 并根据配置向所述中断控制器上报或屏蔽相关处理状态；

时序控制接口，与所述数据存储单元相连，用于实现所述数据存储单元存 储的JTAG数据与外部串行数据的交互。

2.如权利要求1所述的处理系统，其特征在于，所述数据存储单元包括：

寄存器模块，用于通过寄存器模式存储JTAG数据。

3.如权利要求2所述的处理系统，其特征在于，所述寄存器模块包括：

TMS寄存器，用于存储所述处理器接口发送来的TMS数据；

测试数据寄存器，用于存储输入输出的测试数据；

TCK寄存器，用于存储测试时钟的相关信息；

所述处理控制单元包括：寄存器模式控制模块，用于控制所述处理器的 JTAG数据直接写入到对应的寄存器中，并在写入结束后使所述JTAG数据处于 可发送状态，或用于控制时序控制接口接收的JTAG数据存储到对应的寄存器 中。

4.如权利要求2所述的处理系统，其特征在于，

所述寄存器模块还包括专用寄存器组，用于存储TMS和TDI配合发送时的 TMS和TDI数据；

所述处理控制单元还包括共位处理模块，用于当数据链上的TMS和TDI 配合发送时，利用所述专用寄存器组存储的数据将所述TDI的最后一个比特和 所述TMS的第一个比特在同一个测试时钟中发送。

5.如权利要求1所述的处理系统，其特征在于，所述数据存储单元包括：

缓存模块，用于通过缓存模式，在所述处理控制单元的控制下存储JTAG数 据，所述JTAG数据以JTAG数据链形式存储。

6.如权利要求5所述的处理系统，其特征在于，所述缓存模块包括：

链头子模块，用于存储JTAG扫描链的链头TMS；

链尾子模块，用于存储JTAG扫描链的链尾TMS；

至少两个缓存子模块，用于存储所述处理器发送来的TDI，或存储通过所述 时序控制接口接收的TDO。

7.如权利要求6所述的处理系统，其特征在于，所述处理控制单元还包括：

缓存模式控制模块，用于控制所述处理器的TDI写入到相应的缓存子模块 中，并在写入结束后使所述TDI处于可发送状态，在所述缓存子模块中的TDI 数据链发送完成后，使能发送非空的缓存子模块中存储的下一数据链，并可控 制通过所述时序控制接口接收的TDO存储在空闲的缓存子模块中。

8.如权利要求6所述的处理系统，其特征在于，所述缓存模块还包括：

DW模块，用于存储DW属性，所述DW属性是相应JTAG数据的一个配 置属性。

所述处理控制单元还包括：DW控制模块，用于当缓存中所述JTAG数据链 发送完毕后，按照所述DW属性与下一条数据链同步发送对应脉冲。

9.如权利要求1至8中任一项所述的处理系统，其特征在于，所述处理系 统集成在同一芯片上。