[发明专利]测试计算机的存储器存储系统的方法无效
申请号: | 200710097116.1 | 申请日: | 2007-04-17 |
公开(公告)号: | CN101083140A | 公开(公告)日: | 2007-12-05 |
发明(设计)人: | 乔治·C.·维尔伍德;王立勇;凯文·W.·卡克 | 申请(专利权)人: | 国际商业机器公司 |
主分类号: | G11C29/00 | 分类号: | G11C29/00;G11C29/12;G06F11/00 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 李德山 |
地址: | 美国*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 测试 计算机 存储器 存储系统 方法 | ||
技术领域
本发明涉及计算机系统设计,并且尤其涉及具有大型中央存储的系统。
背景技术
一种用于测试存储器设备的方法已知为由1991-07-16授权的美国专利5033048描述的存储器自测试,所述存储器设备具有多个存储器位置,每个具有相应的存储器地址。
多年来,IBM已经给客户提供了存储器自测试硬件引擎。提供给客户的IBM的硬件通常多于客户购买时所需的,并且客户通常基于实时工作量根据他所需要的支付硬件系统的配置。硬件系统将根据这种IML时由固件已经完成的重新配置和初始化按需释放保留的资源。中央存储器的存储器子系统资源属于该类别,其中允许客户仅访问他已购买的存储器。一旦客户的需求扩充,并且他乐于购买更多存储器,则可以重新配置存储器子系统以释放更多保留存储器供其使用。另一方面,一旦客户的需求减少,存储器子系统也可被重新配置以具有较小数量的可用存储器。
一旦更多保留存储器被释放给客户,新分配的存储器需要通过测试块指令测试,必要时通过DRAM限制(sparing)来修复,并被初始化。并且,一旦收回任何不使用的存储器,存储在该存储器区中的数据就需要被清除或扰乱。
如我们所述的,在现有IBM机器中,由固件完成这样的重新配置和初始化。其涉及整个系统关机和重新启动。并且,由于其为固件驱动的,所以测试存储器区的时间是非常慢的。并且,用于测试的测试模式是非常有限的。那些现有的硬件存储器自测试引擎仅在系统初始机器加载(IML)时间内运行,或仅在用户操作期间刷新存储器。
为解决这个问题,我们已开发并引入了用于IBM z9-109主机系统的并行存储器自测试。在存储器区域被释放给用户之前,当前和固件一起工作的自测试引擎允许我们对扩展的用户存储器区域进行全面存储器测试操作,而同时用户主线存储器访问在并行运行。将要分配的存储器能够被测试,必要时通过限制来修复,以及被清除。或者刚好解除分配的存储器中的数据能够被清除或扰乱。并行自测试活动对任何用户操作来说都是完全透明的。只有一小部分系统总存储器带宽用来实现这个工作。因为自测试序列是由硬件完成的,所以检查整个将被分配的存储器区所需的时间大大减少。
发明内容
通过我们提供的并行测试和修复存储器的新方法,克服了现有技术的缺点,并且提供了额外的优点。现在能够根据用户的要求对存储器进行动态分配或解除分配,而且在系统初始机器加载(IML)时间内运行,或在用户操作期间刷新存储器。
需要对新分配的区域执行自测试以检查和初始化存储器。并行自测试活动对任何用户操作来说都是完全透明的。只有一小部分系统总存储器带宽用来实现这个工作。
这里还描述以及要求保护对应于上面所概括的方法的系统和计算机程序产品。
通过本发明的技术实现了附加特性和优点。这里详细描写本发明的其它实施例和方面,并且其被认为是要求保护的发明的一部分。为了更好地了解具有优点和特征的本发明,参看说明和附图。
技术效果
作为所概括的发明、技术的结果,我们已实现了根据用户的要求动态地检查和修复新分配的存储器的解决方案。该方法提高了系统性能,以及系统可靠性、可用性和可服务性(RAS)。该设计是灵活和高效的。
附图说明
被认为是发明的主题内容在说明书中结论部分的权利要求书中被特别指出并明确要求保护。通过以下结合附图的详细说明将明白本发明的上述及其它目的、特性和优点,其中:
图1图解了具有存储器自测试引擎的z9-109存储控制器中的存储器传输流的一个例子。
图2图解了典型的z9-109存储器体系结构的一个例子。
图3图解了并行自测试引擎的模块图的一个例子。
图4图解了z9-109系统存储器结构的一个例子。
通过参考附图的例子,详细描述说明了本发明的优选实施例,和优点以及特征。
具体实施方式
利用连同系统一起提供的并行自测试硬件实现本发明,所述系统包含两个主要硬件:自测试引擎和优先级逻辑。当需要并行自测试时,硬件自测试引擎首先由固件设置。起始和结束地址、地址模式以及数据模式被初始化。在根据固件进行设置之后,自测试引擎将开始向后台中的优先级逻辑发送获取和存储命令。优先级逻辑将从自测试引擎和正常主线传输中取得命令,将其划分优先级,并且将其顺序发送到存储器子系统的处理器存储器阵列(PMA)部分。
现在更详细地参照附图,可以看到,图1是示出如何处理存储器传输的系统模块图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710097116.1/2.html,转载请声明来源钻瓜专利网。