“累加”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果13700个，建议您升级VIP下载更多相关专利

[发明专利]全球定位系统讯号的抑制方法及其全球定位系统接收器-CN200610091787.2有效
发明人：安德烈·波契可夫斯基;米凯尔·哥鲁贝夫;瑟盖·波斯皮洛夫;米凯尔·瓦西尔耶夫;瓦莱里·契斯提阿可夫;米凯尔·科罗斯多夫;瑟盖·诺兹德拉契夫;尼克莱·米凯洛夫;贾拉里·比詹 -专利权人：快轨科技公司
申请日： 2006-06-12 - 公布日： 2007-01-31 - 主分类号： G01S5/02 文献下载
摘要：在有交互关联或连续波干扰的情况下，以相关的GPS接收器来处理较弱的室内讯号包含提供一个包含有多个对应于频率与时间的累加功率的二维多普勒延迟累加功率型样，在一预定频率和执行多次的条件之下，产生该二维多普勒延迟累加功率型样中所有累加功率的一平均值，以及将用来产生该延迟累加功率型样的所有累加功率减去该平均值，以产生一已抑制干扰效应的多普勒延迟累加功率型样。
全球定位系统讯号抑制方法及其接收器

[发明专利]一种带符号的多比特存内计算装置-CN202210817623.2有效
发明人：乔树山;陶皓;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-07-13 - 公布日： 2022-09-23 - 主分类号： G06F7/544 文献下载
摘要：本发明涉及一种带符号的多比特存内计算装置，涉及存内计算领域，包括输入模块、多比特乘累加模块和乘累加读出计算模块；所述输入模块用于把输入数据转化为不同的脉宽的输入信号输入到所述多比特乘累加模块，所述多比特乘累加模块包括多个乘累加运算单元，各乘累加运算单元用于将带符号的权重和输入信号进行按位乘加运算后输出第一输出数据和第二输出数据；所述乘累加读出计算模块用于将各乘累加运算单元的输出的第一输出数据和第二输出数据相加后输出。
一种符号比特计算装置

[发明专利]快速数据采集循环累加方法及系统-CN201410658754.6在审
发明人：王建强;史振国;夏俊玲;贺春芝;张永臣;于娟;张凯;李德和;刘伟;乔秋晓;王秀亮;姜昌海 -专利权人：威海北洋光电信息技术股份公司
申请日： 2014-11-18 - 公布日： 2015-03-25 - 主分类号： G06F7/50 文献下载
摘要：本发明涉及数据采集处理技术领域，具体地说是一种快速数据采集循环累加方法及系统，其包括：PC机向FPGA下发配置参数，采样周期生成模块生成采样周期信号t并送给累加控制模块；累加控制模块生成两个相差T/2的新采样周期信号t1和t2，第一累加操作模块根据采样周期信号t1与第一双端口存储器配合工作，直至循环次数达到要求的累加次数，停止累加；第二累加操作模块与第二双端口存储器配合工作，直至循环次数是否达到要求的累加次数，停止累加；数据选择器按先后顺序将数据上传至PC机，本发明所述的方法与传统方法相比并没有占用额外的硬件资源，在数据的实时性和准确性得到保障的同时节省了2倍的累加时间。
快速数据采集循环累加方法系统

[发明专利]一种阀值择端分级电位式人工神经元的设计方法-CN201710924647.7在审
发明人：胡明建 -专利权人：胡明建
申请日： 2017-10-01 - 公布日： 2018-01-19 - 主分类号： G06N3/06 文献下载
摘要：一种阀值择端分级电位式人工神经元的设计方法的技术领域，是属于人工智能，仿生学，电路设计的技术领域，主要技术是人工神经元通过多路输入，当累加值低于最小阀值时，人工神经元，不会被激活，当累加的值超过设定的阀值，人工神经元被激活，人工神经元设有多个阀值，根据累加的值，达到那个阀值，就把这个阀值同时传递给激活函数集和累加择端器，激活函数集就会把这个阀值以下的激活函数全部激活，激活函数通过各自的连线传递给累加择端器，累加择端器会接收累加器传过来的阀值和各激活函数的值，把各激活函数的值进行累加，并且根据累加器传过来的阀值，选择那些端口打开，把累加后的值从选通的输出端口传递给下一层人工神经元。
一种阀值择端分级电位人工神经元设计方法

[发明专利]一种时钟展频电路及时钟展频方法-CN202211078571.8在审
发明人：陈新剑;姚伟荣 -专利权人：深圳市紫光同创电子有限公司
申请日： 2022-09-05 - 公布日： 2022-12-20 - 主分类号： H03L7/18 文献下载
摘要：一种时钟展频电路及时钟展频方法，时钟展频电路包括依次连接的数据计算单元、一阶积分器、累加器、译码器和插值器，其中：数据计算单元用于产生第一累加数据；一阶积分器用于对第一累加数据进行整形，得到第一整形数据；累加器用于对第一整形数据进行累加，得到第二累加数据；译码器用于对第二累加数据进行译码，得到译码结果；插值器用于根据译码结果对发送端时钟的相位进行插值。本发明提供的时钟展频电路，通过将累加器和译码器的时钟与数据计算单元的时钟区分开，减少累加器所需位数，加快累加器和译码器的时钟频率，有效解决了现有高速数据发送过程中展频电路存在的内部时序难以收敛的问题。
一种时钟电路方法

[发明专利]用于高运算速度的累加器-CN202210836192.4在审
发明人：李性柱 -专利权人：爱思开海力士有限公司
申请日： 2022-07-15 - 公布日： 2023-06-06 - 主分类号： G06F7/501 文献下载
摘要：一种累加器包括：输入锁存电路，第一输入锁存器，其能够锁存和输出输入数据；第二输入锁存器，其能够锁存和输出奇数锁存数据；以及第三输入锁存器，其能够锁存和输出偶数锁存数据。累加器还包括累加电路，其被配置为将输入数据和从输入锁存电路输出的奇数锁存数据相加以输出奇数累加数据，并且被配置为将输入数据和偶数锁存数据相加以输出偶数累加数据。累加器还包括输出锁存电路，输出锁存电路包括能够锁存从累加电路输出的奇数累加数据并输出奇数锁存数据的第一输出锁存器，并且输出锁存电路包括能够锁存从累加电路输出的偶数累加数据并输出偶数锁存数据的第二输出锁存器
用于运算速度累加器

[发明专利]用于编码视频的方法和编码器系统-CN201510763318.X有效
发明人： X·D·范;维克托·埃德帕尔姆;伏莱德瑞克·皮尔;拉尔斯·佩尔松;亚历山大·马丁斯 -专利权人：安讯士有限公司
申请日： 2015-11-10 - 公布日： 2019-11-08 - 主分类号： H04N19/86 文献下载
摘要：该方法包括下述步骤：接收(S02)表示待编码的视频的当前数字图像帧中的像素的信息；基于所接收的信息，计算(S03)每个相邻像素组的组值；累加第一序列的帧中的对应像素组的组值(S04)，以形成累加组值的第一累加；累加第二序列的帧中的对应像素组的组值(S05)，以形成累加组值的第二累加；其中第二序列与第一序列相比包括在更长的时间段内捕捉的帧；将第一累加的累加组值与第二累加的累加组值相比较(S06)；基于该比较，
用于编码视频方法编码器系统

[实用新型]一种基于相位累加器的分数分频器-CN201620218146.8有效
发明人：刘晓强;李毅;陈松 -专利权人：北京东方惠尔图像技术有限公司
申请日： 2016-03-21 - 公布日： 2016-08-17 - 主分类号： H03L7/18 文献下载
摘要：本实用新型公开了一种基于相位累加器的分数分频器，包括：频率控制字模块，用于确定相位累加器每次相位的递增量；N位相位累加器，与所述频率控制字模块相连，用于在系统时钟的触发下进行相位的累加，并把累加的相位输出；分频电路，与所述N位相位累加器相连，把所述N位相位累加器输出的相位与预设的值比较，实现占空比可调的分频时钟。本实用新型中相位累加器的位数N确定后，根据分频时钟和系统时钟的关系可以计算出频率控制字的值，频率控制字决定相位累加器的相位递增量，分频电路根据相位累加器输出的相位来输出分频时钟，可以产生占空比可调、分频比在
一种基于相位累加器分数分频器

[发明专利]具有动态反馈的电容测量电路-CN201180005457.6有效
发明人：伯纳德·O·吉安 -专利权人： 3M创新有限公司
申请日： 2011-01-03 - 公布日： 2012-09-26 - 主分类号： G01R27/26 文献下载
摘要：通常，累加器电路耦合到所述电容，并包括累加器和开关，所述开关通过第一控制信号所支配的一系列开关控制的充电或放电循环对所述累加器充电。所述累加器电路根据所述第一累加器上的所述电荷提供累加器信号。放电电路耦合到所述累加器电路，并且包括可选的变流装置，所述放电电路根据第二控制信号对所述累加器进行部分放电。控制电路耦合到所述累加器电路和所述放电电路，其动态地调节所述第一和/或第二控制信号以将所述累加器信号维持在所需范围内。所述动态调节的控制信号可用作所述电容的量度。
具有动态反馈电容测量电路

[发明专利]跨时间窗口的非累加指标的处理方法和装置-CN201910410840.8在审
发明人：刘永平;李静晓 -专利权人：北京京东尚科信息技术有限公司;北京京东世纪贸易有限公司
申请日： 2019-05-17 - 公布日： 2020-11-17 - 主分类号： G06F16/242 文献下载
摘要：本发明公开了一种跨时间窗口的非累加指标的处理方法和装置，涉及计算机技术领域。该方法的一具体实施方式包括：按照设定的时间窗口大小获取当前时间窗口的流数据，流数据用于进行非累加指标的运算处理；对流数据进行解析以获取非累加指标的第一维度字段和非累加维度字段，并生成第二维度字段，非累加维度字段是进行非累加指标的运算处理所需的维度字段；根据第二维度字段进行非累加运算以得到非累加指标的跨时间窗口的运算结果。该实施方式实现了SparkStreaming框架下的一种跨时间窗口的非累加指标的实时运算方法，使得实时计算的实现过程更加简洁清晰，扩展性更强，同时大大降低了开发成本。
时间窗口累加指标处理方法装置

[发明专利]面向卷积神经网络加速器的对数近似乘累加器-CN202110629459.8在审
发明人：刘昊;汪茹晋 -专利权人：东南大学
申请日： 2021-06-07 - 公布日： 2021-09-07 - 主分类号： G06F7/498 文献下载
摘要：本发明公开了一种面向卷积神经网络加速器的对数近似乘累加器，包括最左侧高位筛选模块、自适应误差补偿模块、自适应累加电路、基本乘累加单元，最左侧高位筛选模块对输入数据进行有效数据位筛选，先筛选出最左侧有效位所在的数据组，然后对其进行特征位筛选，最后进行数据位补偿；自适应误差补偿模块对输入数据进行误差补偿判定，将补偿结果传输给乘法寄存器低位端，即自适应寄存器端；自适应累加电路根据自适应寄存器端的数据特征，实现精确的累加结果，并将结果存储在累加寄存器；基本乘累加单元辅助最左侧高位筛选模块、自适应误差补偿模块、自适应累加电路完成完整的乘累加计算。
面向卷积神经网络加速器对数近似累加器

[发明专利]用于清洁机器人的线绳缠绕识别方法和装置-CN202310143628.6在审
发明人：李伟 -专利权人：深圳市云鼠科技开发有限公司
申请日： 2023-02-09 - 公布日： 2023-06-09 - 主分类号： A47L11/24 文献下载
摘要：本发明公开了一种用于清洁机器人的线绳缠绕识别方法，包括下述步骤：角度监控步骤：建立用于累加清洁机器人运动过程中产生的俯仰角度的俯仰容器，和用于累加清洁机器人运动过程中产生的横滚角度的横滚容器；并且分别通过俯仰容器和横滚容器连续累加清洁机器人产生的角度数据；所述俯仰角度在俯仰容器中累加得到俯仰累加角，所述横滚角度在横滚容器中累加得到横滚累加角；当俯仰容器中记载的俯仰累加角超过了俯仰容器的最大容量，或横滚容器中记载的横滚累加角超过了横滚容器的最大容量时，确定清洁机器人被线绳缠绕
用于清洁机器人线绳缠绕识别方法装置

[发明专利]处理器温度控制电路-CN201610007267.2有效
发明人：林琳;孙伟;陈丽莉 -专利权人：京东方科技集团股份有限公司;北京京东方光电科技有限公司
申请日： 2016-01-06 - 公布日： 2017-12-01 - 主分类号： G05D23/20 文献下载
摘要：该处理器温度控制电路包括数字信号累加单元、模拟信号累加单元和温度控制单元，温度控制单元基于所述处理器温度的变化，控制所述数字信号累加单元以及模拟信号累加单元的开关，使得当处理器的温度大于或者等于设定的阈值时，数字信号累加单元关闭，由模拟信号累加单元给所述处理器提供模拟累加信号；本发明提供的处理器温度控制电路，通过温度控制单元基于处理器温度的变化，控制数字信号累加单元以及所述模拟信号累加单元的开关，从而实现两者的切换使用
处理器温度控制电路

[发明专利]用于处理保护继电器的输入数据的装置和方法-CN201110032561.6有效
发明人：郑锺振 -专利权人： LS产电株式会社
申请日： 2011-01-27 - 公布日： 2011-09-21 - 主分类号： G01R19/25 文献下载
摘要：即使在存储在保护继电器的累加缓冲器中的数据由于噪声等而遭到破坏的情况下，所述装置和所述方法也能够恢复所述数据并且执行正常的测量。本发明包括数字信号处理部件，所述方法包括：将采样数字数据输入到数字信号处理部件中，对输入数据的频率进行计数和累加，将累加的数值与一个周期的值进行比较，如果计数累加频率等于一个周期的值，则将更新累加缓冲器的值输入到测量累加缓冲器并且初始化更新累加缓冲器；和对输入的数字数据执行RDFT(递归离散傅立叶变换)运算，以双重地缓冲测量累加缓冲器和更新累加缓冲器。
用于处理保护继电器输入数据装置方法

[发明专利]电荷与数字混合累加型CMOS-TDI图像传感器-CN201610970573.6有效
发明人：高静;黄蕊;聂凯明;徐江涛 -专利权人：天津大学
申请日： 2016-11-04 - 公布日： 2019-07-12 - 主分类号： H04N5/374 文献下载
摘要：本发明涉及模拟集成电路设计领域，为实现充分发挥电荷域无噪声累加，数字域累加芯片面积小、无累加上限的优点，同时又不对电荷域累加时的传输效率和满阱容量以及数字域累加时ADC的速度提出过高要求，本发明采用的技术方案是，电荷与数字混合累加型CMOS‑TDI图像传感器，由像素阵列、列并行ADC阵列、列并行数字域累加阵列、移位寄存器、时序控制模块构成，像素阵列大小为L列N行，像素阵列中N行像素分成K个子像素阵列，每个子像素阵列由M行像素和一个读出电路组成；每个子像素阵列各级之间采用电荷累加方式，K个子阵列之间采用数字累加方式，其中N＝M×K。
电荷数字混合累加 cmos tdi 图像传感器