“译码时延”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果6644527个，建议您升级VIP下载更多相关专利

[发明专利]译码处理方法、装置及计算机可读介质-CN201710363720.8有效
发明人：施展翔 -专利权人：联芯科技有限公司
申请日： 2017-05-22 - 公布日： 2021-03-30 - 主分类号： H04L1/00 文献下载
摘要：本发明提供了一种译码处理方法，包括：接收无线信道一次传输中所重复发送的子帧；根据信道码率和无线信道质量确定使译码达到一译码成功率时，所需接收的第一子帧重复次数；取第二子帧重复次数为所述第一子帧重复次数和所述子帧的网络实际调度重复次数中的最小值；当接收的所述子帧的重复次数达到所述第二子帧重复次数时，对接收到的多个所述子帧进行合并处理，并启动译码。此外，本发明还提供了相应的译码处理装置。本发明的技术方案综合考虑了信道质量与译码端能力，选择合适的时间点进行译码，以平衡数据接收长度与译码启动次数的开销，进而在功耗开销与译码时延上达到了良好的效果。
译码处理方法装置计算机可读介质

[发明专利]一种用于无线移动通信的混合纠错方法及装置-CN02819173.0无效
发明人：修春娣;李轶;李永会 -专利权人：连宇通信有限公司
申请日： 2002-07-15 - 公布日： 2005-01-05 - 主分类号： H04L1/18 文献下载
摘要：一种用于无线移动通信的混合纠错方法及装置，其特征在于：发端对输入比特的编码包括Turbo乘积码编码和空时分组码编码；收端对接收数据的译码包括：空时码与Turbo乘积码之间的迭代译码；当收端对接收数据的译码失败时，收端向发端反馈否定回执信号；发端以重复发送同一个Turbo乘积码码字来回应收端反馈的否定回执信号，直至收端向发端反馈肯定回执信号；当收端对接收数据的译码成功时，收端向发端反馈肯定回执信号并接收此帧数据，译码结束。本发明可降低译码复杂性和译码时延，减少收端暂存器的开销，可使系统获得有效的分集增益。此外，由于采用了TPC和STBC之间的迭代译码，提高了编码增益。
一种用于无线移动通信混合纠错方法装置

[发明专利]一种多核并行SCMA译码系统-CN201610234725.6有效
发明人：黄胜武;陈亦欧;凌翔 -专利权人：电子科技大学
申请日： 2016-04-14 - 公布日： 2019-07-16 - 主分类号： H04L1/00 文献下载
摘要：本发明公开了一种多核并行SCMA译码系统，包括数据分发模块、译码控制模块、码本存储模块、译码数据存储模块、M个子译码器，所述数据分发模块连接所述M个子译码器，用于将待译码数据分成M份，并分别对应发送到M个子译码器中；所述译码数据存储模块连接所述数据分发模块；所述码本存储模块连接所述数据分发模块；所述译码控制模块连接所述数据分发模块；所述子译码器用于对待译码数据进行译码，并将译码结果进行输出，且M个所述子译码器并行译码本发明的一种多核并行SCMA译码系统通过采用子译码器并行译码的方式，极大地降低了译码系统处理时延，提高了吞吐率。
一种多核并行 scma 译码系统

[发明专利]一种Turbo译码器及译码方法-CN201611259880.X有效
发明人：蒋祥顺;曾毅 -专利权人：芯原微电子（成都）有限公司;芯原微电子（上海）股份有限公司;芯原微电子（北京）有限公司
申请日： 2016-12-30 - 公布日： 2021-07-20 - 主分类号： H03M13/27 文献下载
摘要：本发明提供一种Turbo译码器及译码方法，包括：藉由输入缓冲电路、第一多路复用电路、软输入缓冲电路接收地址信息及软信息，将软信息分为多路并行信号；藉由各软输入软输出译码电路对多路信号进行并行译码；藉由数据缓存电路、外信息缓冲电路对译码得到的外信号进行延迟缓存和读取，避免并行译码过程中对存储器读写的冲突，然后再次藉由各软输入软输出译码电路进行并行译码，如此循环，通过多次迭代实现译码。本发明使用并行双向迭代的Max‑Log‑Map算法，有效地提高的Turbo译码的吞吐量和译码时延；同时实现了WCMDA的并行译码，大大降低了WCDMA的译码延时，使硬件资源得到充分复用。
一种 turbo 译码器译码方法

[发明专利]一种适用于极化码译码路径分裂的排序方法-CN201711068650.X有效
发明人：潘志文;徐庆云;刘楠;尤肖虎 -专利权人：东南大学
申请日： 2017-11-03 - 公布日： 2020-10-27 - 主分类号： H04L1/00 文献下载
摘要：本发明提供一种适用于极化码译码路径分裂的排序方法，包括：将待排序路径的PM值用向量表示步骤；路径并行插入步骤；各个空隙中的元素执行并行排序步骤；输出PM值最小的L个路径步骤。本发明在极化码译码路径分裂后的排序过程中，利用列表中原有路径已经有序的特点，将新生成的L个路径执行并行的二分插入排序，再对插入到同一位置的路径进行排序；由于插入的每个位置的路径平均数量较少，并且各个位置内的路径可以并行进行排序，从而能够显著降低基于串行抵消的译码中所需要的排序时延和比较次数，同时也能够降低极化码译码的整体时延。
一种适用于极化译码路径分裂排序方法

[发明专利]一种截断卷积编码优化构造方法-CN202010400367.8在审
发明人：王平;高原;王景;郭洋;阮启明;贾天伟;曹江 -专利权人：中国人民解放军军事科学院战争研究院
申请日： 2020-05-13 - 公布日： 2020-08-07 - 主分类号： H03M13/11 文献下载
摘要：本发明公开了一种截断卷积编码优化构造方法，包含如下步骤：构造截断卷积LDPC扩展码码集的原模图和基矩阵；通过迭代计算，获得截断卷积LDPC扩展码码集的译码门限；通过迭代搜索，优化并降低截断卷积LDPC扩展码码集的译码时延本发明构造了一种适用于5G及6G异构蜂窝网络脉冲信道的截断卷积LDPC扩展码，可有效提高数据在脉冲信道上的传输可靠性，并降低传输时延。
一种截断卷积编码优化构造方法

[发明专利]一种Turbo码译码自适应停止迭代的方法-CN202210882839.7在审
发明人：张凯 -专利权人：西安烽火电子科技有限责任公司
申请日： 2022-07-26 - 公布日： 2022-11-11 - 主分类号： H03M13/29 文献下载
摘要：本发明涉及移动通讯技术领域，具体涉及一种Turbo码译码自适应停止迭代的方法。本发明的Turbo码译码自适应停止迭代的方法无需CRC校验、能够在不损失译码性能的前提下有效地停止迭代，从而降低时延、减少接收终端的计算量，进而延长移动终端的待机时长，增加通讯系统的可靠性。
一种 turbo 译码自适应停止方法

[发明专利]一种并行级联码的编译码方法-CN01139028.X有效
发明人：孙毅 -专利权人：深圳市中兴通讯股份有限公司上海第二研究所
申请日： 2001-11-30 - 公布日： 2003-06-11 - 主分类号： H03M13/00 文献下载
摘要：本发明提出了一种并行级联码的编译码方法,其思想是在发送端的信息比特流中插入已知比特,并在接收端通过利用已知插入比特信号极高的能量,来提高译码的性能。该方法的步骤如下1.插入已知比特；2.并行级联编码；3.删除插入比特；4.通过信道传送；5.恢复插入适当能量的比特；6.并行级联译码。采用本发明提出的编译码方可以明显减小迭代次数,减少译码器的时延,提高译码的速度；同时还提高了译码器的稳定性,使得在低信噪比的情况下译码器仍能保持稳定的译码性能。
一种并行级联译码方法

[发明专利]基于不等冗余插入的卷积网络编码传输方法-CN202110702736.3有效
发明人：郭网媚;王萌萌;高晶亮;边卓琳;朱晨晨;田敏涵;李永康;张泽阳 -专利权人：西安电子科技大学
申请日： 2021-06-24 - 公布日： 2022-04-08 - 主分类号： H04L1/00 文献下载
摘要：本发明公开了一种基于不等冗余插入的卷积网络编码传输方法，主要解决现有技术时延大且不能应对无线信道突发错误的问题，其方案为：将所有待发送的数据包均匀分组并编码；将编码数据包进行卷积网络编码并发送到无线信道；通过接收端提取的编码数据包是否满秩判断并记录该组数据包能否正确译码；根据记录情况动态调整当前组加入冗余包的数量；接收端提取L组编码数据包，计算其自由度DOF；生成并发送DOF个重传数据包；对所提取的编码数据包进行译码，并记录译码时刻，完成编码数据包的传输。本发明减少了重传次数，并根据信道状况动态调整添加冗余编码包的数量，降低了时延，能应对信道突发的错误，可用于单路单跳和具有时延的实际网络。
基于不等冗余插入卷积网络编码传输方法

[发明专利]数字信号的译码方法、装置、电子设备-CN202210129536.8在审
发明人：匡肃奉 -专利权人： OPPO广东移动通信有限公司
申请日： 2022-02-11 - 公布日： 2022-05-27 - 主分类号： H04L1/00 文献下载
摘要：本申请涉及一种数字信号的译码方法、装置、计算机设备和存储介质。包括：获取比特序列中比特数据的硬判决结果；基于所述硬判决结果和编码比特数据，确定目标状态节点的候选路径度量值；所述候选路径度量值用于确定所述目标状态节点的目标路径度量值；所述目标路径度量值用于确定输出的译码码字；所述译码码字用于进行信息展示。采用本方法能够有效降低译码处理的时延。
数字信号译码方法装置电子设备

[发明专利]低密度奇偶校验-多输入多输出通信系统的迭代接收方法-CN200910163677.6有效
发明人：包国平;吴岩巍;孙芝利;袁志锋;徐俊 -专利权人：中兴通讯股份有限公司
申请日： 2009-08-10 - 公布日： 2011-03-30 - 主分类号： H04L1/00 文献下载
摘要：本发明方法通过设定内迭代停止准则和外迭代停止准则，来控制LDPC迭代译码次数和MIMO检测与LDPC译码之间Turbo迭代次数，从而在保持迭代LDPC-MIMO接收机性能基本不变的基础上，减少LDPC迭代译码次数以及MIMO检测与LDPC译码之间Turbo迭代次数，进而减少接收机计算复杂度和计算时延。
密度奇偶校验输入输出通信系统接收方法

[发明专利]一种Turbo乘积码与时空分组码级连的编码方法及装置-CN02818119.0无效
发明人：李轶;李永会;张永生 -专利权人：连宇通信有限公司
申请日： 2002-04-05 - 公布日： 2004-12-15 - 主分类号： H03M13/29 文献下载
摘要：本发明为一种Turbo乘积码与时空分组码级连的编码方法及装置，其中包括：发射端采用Turbo乘积码与时空分组码的级连进行编码；接收端对接收的信号进行译码。本发明降低了译码的复杂性和译码时延，减少了缓存的开销，采用了Turbo乘积码和时空分组码之间的迭代译码，在获得分集增益的同时还大大提高了编码增益。
一种 turbo 乘积时空分组码编码方法装置

[发明专利]一种乘累加装置-CN200710069747.2无效
发明人：刘鹏;范佑;夏冰洁;姚庆栋 -专利权人：浙江大学
申请日： 2007-07-03 - 公布日： 2007-12-05 - 主分类号： G06F7/533 文献下载
摘要：本发明提出的乘累加装置包括操作数译码单元、部分积产生单元、Wallace树型加法单元、累加单元和最终结果单元，所述预译码单元、部分积产生单元、Wallace树型加法单元、累加单元和最终结果单元按顺序依次连接本发明结构安排合理，更好更快的实现了乘累加/减功能；对BOOTH编码算法进行改进，最大限度的保证系统的精度，满足了处理器位宽的限制；部分积相加采用分裂式Wallace树型加法结构，减小了Wallace树型结构的时延，有利于流水MAC的时延均衡；将舍入操作前置于累加单元完成，减少整个MAC的时延。
一种累加装置

[发明专利]一种软件极化码的连续消除列表译码方法-CN201610631314.0有效
发明人：张川;申怡飞;尤肖虎 -专利权人：东南大学
申请日： 2016-08-03 - 公布日： 2019-07-12 - 主分类号： H03M13/13 文献下载
摘要：本发明公开了一种软件极化码的连续消除列表译码方法，通过建立参考矩阵并结合当前译码比特的位置，定位需要复制的阶段的上界和下界；将上下界映射到内存中，仅对两个界限中间的数值进行复制，降低了复制操作的数量。与现有的译码技术相比，本发明方法在不影响译码性能的情况下，避免了路径更新时相同数据的复制，从而显著的降低了路径更新时延，提升了译码吞吐率；在译完当前比特后，进行参考矩阵的更新；且本发明中的译码方法具有普适性
一种软件极化连续消除列表译码方法

[发明专利]一种译码方法及实现该方法的译码器-CN01130853.2无效
发明人：古建;杨大成 -专利权人：杨大成
申请日： 2001-08-28 - 公布日： 2002-01-30 - 主分类号： H03M13/00 文献下载
摘要：本发明提供一种无需外加比特并且能有效地减小并行链接卷积码和串行链接卷积码的平均译码迭代次数的自适应迭代译码方案及实现该方案的译码器,即在现有的译码器中加上一个迭代终止检测器,本发明在保证良好的差错率,几乎不增加译码复杂度和不使用外加的比特的前提下来减小并行链接卷积码和串行链接卷积码的平均译码迭代次数,从而减小了并行链接卷积码和串行链接卷积码的平均译码时延。
一种译码方法实现译码器