“相位延迟器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果8661120个，建议您升级VIP下载更多相关专利

[发明专利]相位延迟器-CN02118972.2无效
发明人：水口圭一;东浩二;大井伸夫 -专利权人：住友化学工业株式会社
申请日： 2002-04-30 - 公布日： 2002-12-18 - 主分类号： G02B5/30 文献下载
摘要：本发明提供一种相位延迟器,其由(A)、(B)、(C)成分聚合形成的共聚合物构成,其中(A)成分为一非环状烯烃单体,此单体选自乙烯与具有3至20个碳的α－烯烃化合物,(B)成分为一环状烯烃单体,此单体选自于环状烯烃化合物例如是原冰片烯本发明可以仅用单一的相位延迟器在宽波长范围内进行一致的极化转换。
相位延迟

[发明专利]用于数字-时间转换器(DTC)的数控边沿内插器(DCEI)-CN201410375938.1有效
发明人： O.德加尼;R.班恩;A.拉维 -专利权人：英特尔公司
申请日： 2014-08-01 - 公布日： 2018-10-26 - 主分类号： H04L27/20 文献下载
摘要：用于数字极性发射机(DPT)的数字‑时间转换器(DTC)包括粗略延迟/相位段和精细延迟/相位段。粗略延迟/相位段生成偶数延迟/相位信号和奇数延迟/相位信号。精细/相位延迟段接收偶数粗略相位信号和奇数粗略相位信号，并且响应精细延迟/相位控制信号以生成作为偶数延迟/相位信号和奇数延迟/相位信号的内插的精细延迟/相位输出信号。在一个示范实施例中，精细延迟/相位控制信号包括具有2^N个值的二进制信号，并且精细延迟/相位段包括2^N个内插器。各内插器耦合到偶数和奇数粗略相位信号，并且由精细延迟/相位控制信号来控制以基于精细延迟/相位控制信号的值来响应偶数粗略相位信号或者奇数粗略相位信号。
用于数字时间转换器 dtc 数控边沿内插 dcei

[发明专利]连续激光工作下液晶相位延迟器预配置的方法-CN202211338023.4在审
发明人：刘晓凤;王焜;赵元安;王建国;李大伟;欧少忠;莫之畅;龚赫;陶春先;邵建达 -专利权人：中国科学院上海光学精密机械研究所
申请日： 2022-10-28 - 公布日： 2023-01-31 - 主分类号： G02F1/13 文献下载
摘要：一种连续激光工作下液晶相位延迟器预配置的方法，该方法可分为两种情况：对于被动液晶相位延迟器，首先采用模拟连续激光加载下被动液晶相位延迟器的温度场，并通过计算温度依赖的双折射率变化，然后设计合适的盒厚，对高功率激光加载下被动液晶相位延迟器相位延迟的下降量进行预补偿；对于主动液晶相位可调延迟器，可采用重新标定不同激光功率下，相位延迟量随电压的变化曲线，根据定标曲线选取相应电压从而实现预期相位延迟。通过上述方法可以对应用于连续激光下的液晶相位延迟器进行预配置，使液晶相位延迟器可在更高激光功率仍然可以实现预期相位调制，本发明具有简单高效，实用性强的特点。
连续激光工作液晶相位延迟配置方法

[实用新型]频率倍增电路-CN201320545548.5有效
发明人：刘雄 -专利权人：苏州苏尔达信息科技有限公司
申请日： 2013-09-04 - 公布日： 2014-05-07 - 主分类号： H03B19/00 文献下载
摘要：本实用新型涉及一种频率倍增电路，具有时钟源模块，所述时钟源模块输出端上并联有多相位可变延迟器、沿比较器和沿检测和输出缓冲模块；所述沿比较器的输出端连接多相位可变延迟器，多相位可变延迟器输出端上并联有多相位延迟0.5T时钟模块、多相位延迟1TE时钟模块、多相位延迟1TL时钟模块和多相位延迟1T时钟模块，所述多相位延迟0.5T时钟模块连接沿检测和输出缓冲模块的输入端，多相位延迟1TE时钟模块、多相位延迟1TL时钟模块和多相位延迟1T时钟模块均连接沿比较器的输入端；所述时钟源模块为晶振输出的等参考时钟。
频率倍增电路

[发明专利]可编程多相位时钟装置-CN202311074919.0在审
发明人：任旭亮;张刚 -专利权人：高澈科技（上海）有限公司;深圳高铂科技有限公司
申请日： 2023-08-25 - 公布日： 2023-09-29 - 主分类号： G06F1/08 文献下载
摘要：本发明提供一种可编程多相位时钟装置，包括：时序控制模块、复用模块、多相位延迟线模块和相位插值器；时序控制模块分别与复用模块和相位插值器连接，复用模块还分别与相位插值器和多相位延迟线模块连接；多相位延迟线模块的时钟输入端接入参考时钟信号，时序控制模块的输入端接入延时选择信号；多相位延迟线模块包括若干延迟单元组成的延迟线，多相位延迟线模块用于向复用模块提供每一延迟单元输出的多相位时钟信号；时序控制模块用于根据分频比控制复用模块输出选中的具有预设相位差的两个多相位时钟信号至相位插值器，并控制相位插值器输出将参考时钟分频后的多相位延迟时钟。本发明实现了产生高线性度、高分辨率、频率可变的多相位时钟信号。
可编程多相时钟装置

[发明专利]一种频率倍增电路-CN201310395871.3无效
发明人：刘雄 -专利权人：苏州苏尔达信息科技有限公司
申请日： 2013-09-04 - 公布日： 2014-01-01 - 主分类号： H03B19/00 文献下载
摘要：本发明公开了一种频率倍增电路，具有时钟源模块，所述时钟源模块输出端上并联有多相位可变延迟器、沿比较器和沿检测和输出缓冲模块；所述沿比较器的输出端连接多相位可变延迟器，多相位可变延迟器输出端上并联有多相位延迟0.5T时钟模块、多相位延迟1TE时钟模块、多相位延迟1TL时钟模块和多相位延迟1T时钟模块，所述多相位延迟0.5T时钟模块连接沿检测和输出缓冲模块的输入端，多相位延迟1TE时钟模块、多相位延迟1TL时钟模块和多相位延迟1T时钟模块均连接沿比较器的输入端；所述时钟源模块为晶振输出的等参考时钟或者其他任何需要倍增的时钟。
一种频率倍增电路

[发明专利]在由非同步时钟信号计时的电路之间传输相位值的电路和方法-CN202080083239.3在审
发明人： M·R·威廉姆森 -专利权人：微芯片技术股份有限公司
申请日： 2020-06-12 - 公布日： 2022-07-15 - 主分类号： H03K23/68 文献下载
摘要：一种用于在电路之间传输n位相位值的电路包括：系统时钟输入；n位相位值发生器，该n位相位值发生器与系统时钟输入耦合，生成相位值输出以及指示相位输出值是有效的边缘输出；锁存时钟延迟电路，该锁存时钟延迟电路具有耦合到系统时钟输入的输入、耦合到边缘输出的输入；可变相位延迟电路，该可变相位延迟电路耦合到相位值输出；延迟加法器，该延迟加法器具有耦合到相位值输出的第一输入、耦合到延迟偏移信号的第二输入，以及耦合到可变相位延迟电路的控制输入的输出；以及相位触发器，该相位触发器具有耦合到可变相位延迟电路的输出的数据输入、耦合到可变输出时钟延迟电路的锁存时钟输出的时钟输入，以及相位出输出。
同步时钟信号计时电路之间传输相位方法

[发明专利]在受控延迟线路中采用相位误差检测的多相位时钟生成-CN201880012313.5有效
发明人： B·孙 -专利权人：高通股份有限公司
申请日： 2018-01-02 - 公布日： 2023-02-21 - 主分类号： H03L7/087 文献下载
摘要：公开了在受控延迟线路中的多个延迟电路输出之间采用相位误差检测以提供误差校正的多相位时钟生成。提供了包括受控延迟线路和相位误差检测器电路的多相位时钟生成器。抽头节点是从在受控延迟线路中的一个或多个延迟电路的输出中提供的。为了检测和校正在受控延迟线路中的相位误差，提供了包括至少两个相位检测器的相位检测电路，其中各相位检测器被配置为对在来自在受控延迟线路中的延迟电路的抽头节点之间的相位偏移误差进行测量。然后对这些相位误差进行组合以产生误差校正信号，所述误差校正信号用以控制在受控延迟线路中对延迟电路的延迟，以将最终延迟电路的输出的相位锁定到输入参考时钟信号。
受控延迟线路采用相位误差检测多相时钟生成

[发明专利]数字延迟锁定回路及其控制方法-CN200410042398.1无效
发明人：金敬勋 -专利权人：海力士半导体有限公司
申请日： 2004-05-28 - 公布日： 2005-02-02 - 主分类号： G11C11/4076 文献下载
摘要：提供一种数字延迟锁定回路(DLL)，其能通过预测及侦测一最大抖动时序而使抖动减至最小，该数字闭锁回路包括：时钟产生器，用于产生源时钟及参考时钟；延迟线，配置有多个单位延迟器，用于延迟该源时钟预定的时间；延迟模型，用于反射实际内部电路的延迟时间于该延迟线的输出；相位比较器，用于比较该参考时钟的相位与输出自该延迟模型的反馈时钟的相位；抖动侦测器，用于侦测最大抖动时序以响应输出自该相位比较器的相位比较信号，及产生多重延迟使能信号；以及延迟控制器，用于通过单位延迟单元或多重延迟单元来控制该延迟线的延迟量，以响应该相位比较信号及该多重延迟使能信号。
数字延迟锁定回路及其控制方法

[发明专利]延迟控制电路和包括延迟控制电路的时钟发生电路-CN201310063315.6有效
发明人：权大韩;金龙珠;张在旻;崔海郎 -专利权人：爱思开海力士有限公司
申请日： 2013-02-28 - 公布日： 2018-07-06 - 主分类号： H03L7/085 文献下载
摘要：本发明公开了一种时钟发生电路，包括：延迟线，所述延迟线将输入时钟延迟并且产生延迟时钟；延迟建模单元，所述延迟建模单元将延迟时钟延迟建模的延迟值并且产生反馈时钟；相位检测单元，所述相位检测单元比较输入时钟的相位与反馈时钟的相位，并且产生相位检测信号；滤波器单元，所述滤波器单元接收相位检测信号并且产生相位信息，当相位检测信号被产生具有第一电平的次数与相位检测信号被产生具有第二电平的次数之间的差值大于或等于阈值时，产生更新信号，而当差值小于阈值时，在经过预定时间之后产生更新信号；以及延迟线控制单元，所述延迟线控制单元响应于更新信号和相位信息来设定延迟线的延迟值。
延迟线延迟相位检测信号更新信号时钟发生电路相位检测单元延迟控制电路滤波器单元反馈时钟建模单元相位信息延迟时钟阈值时输入时钟延迟检测信号接收相位输入时钟建模响应

[发明专利]透明显示器-CN201510817965.4有效
发明人：唐岳军 -专利权人：武汉华星光电技术有限公司
申请日： 2015-11-20 - 公布日： 2018-09-14 - 主分类号： G02F1/13363 文献下载
摘要：本发明公开一种透明显示器，包括沿影像显示方向依次层叠设置的背光模组、下偏光板、相位延迟薄膜、液晶层和上偏光板，所述透明显示器在垂直于所述影像显示方向的第一方向上，交替形成有多个透明区和多个显示区，所述相位延迟薄膜包括位于所述多个透明区的多个第一相位延迟薄膜和位于所述多个显示区的多个第二相位延迟薄膜，所述多个第一相位延迟薄膜提供第一相位延迟，所述多个第二相位延迟薄膜提供第二相位延迟，所述第一相位延迟与所述第二相位延迟相差λ/2。本发明所提供透明显示器能耗低。
透明显示器

[发明专利]立体显示器-CN201110217358.6有效
发明人：何昇儒;曹正翰 -专利权人：友达光电股份有限公司
申请日： 2011-07-22 - 公布日： 2011-11-23 - 主分类号： H04N13/00 文献下载
摘要：本发明公开一种立体显示器，其包括一图案化相位延迟器以及一立体显示面板。图案化相位延迟器具有多个第一条状相位延迟区以及多个第二条状相位延迟区，其中第一条状相位延迟区与第二条状相位延迟区交替排列，且各个第一条状相位延迟区的相位延迟量与各个第二条状相位延迟区的相位延迟量不同。立体显示面板具有多个像素，前述的像素排列成多个像素列，其中各个第一条状相位延迟区的涵盖范围分别对应于二相邻像素列的分布范围，且各个第二条状相位延迟区的涵盖范围分别对应于二相邻像素列的分布范围。
立体显示器

[发明专利]立体显示器及其显示方法-CN201010144931.0无效
发明人：陈莉;高嘉志;陈昭远;刘耿瑜 -专利权人：友达光电股份有限公司
申请日： 2010-03-18 - 公布日： 2010-08-11 - 主分类号： G02F1/1335 文献下载
摘要：本发明提出一种立体显示器及其显示方法，该立体显示器包括一显示面板以及一相位延迟膜。显示面板具有阵列排列的多个第一像素区与多个第二像素区。相位延迟膜配置于该显示面板的表面，其中该相位延迟膜具有交错排列的多个第一延迟区与多个第二延迟区，所述多个第一延迟区的相位延迟量相同，所述多个第二延迟区的相位延迟量相同，所述多个第一延迟区的相位延迟量不同于所述多个第二延迟区的相位延迟量，该相位延迟膜的所有区域的透光率都相同。本发明另提出一种适用于上述立体显示器的显示方法。本发明的立体显示器具有所有区域的透光率都相同的相位延迟膜，可以在显示二维影像时保有优异的显示亮度以及视角范围。
立体显示器及其显示方法

[发明专利]相位插值器以及包括相位插值器的装置-CN201710057556.8有效
发明人：宋坰锡;俞炳柱;成昌庆 -专利权人：三星电子株式会社
申请日： 2017-01-26 - 公布日： 2021-08-17 - 主分类号： H03L7/099 文献下载
摘要：公开了一种相位插值器以及包括相位插值器的装置。一种相位插值器包括：控制电路，被配置为：生成与选择的粗相位间隔对应的选择控制信号，并且生成用于生成具有在粗相位间隔内的插值相位的相位插值时钟信号的权重设置信号；相位选择器，被配置为：接收多个反相延迟时钟信号对，基于选择控制信号从所述多个反相延迟时钟信号对选择至少两个反相延迟时钟信号对，从选择的至少两个反相延迟时钟信号对选择并且输出与粗相位间隔对应的选择延迟时钟信号对；相位混合器，被配置为：从相位选择器接收选择延迟时钟信号对，并且基于权重设置信号生成相位插值时钟信号。
相位插值器以及包括装置

[发明专利]寄存器控制的延迟锁定回路及其控制方法-CN200510002340.9有效
发明人：李铉雨;郭钟太 -专利权人：海力士半导体有限公司
申请日： 2005-01-17 - 公布日： 2006-01-04 - 主分类号： H03L7/08 文献下载
摘要：一种寄存器控制器的延迟锁定回路(DLL)，包括：一粗延迟线，用以通过延迟外部时钟信号而产生延迟的输入时钟信号；一细延迟线单元，用以接收所述延迟的输入时钟信号，以产生第一细延迟的时钟信号与第二细延迟的时钟信号；一相位检测器，用以比较外部时钟信号与反馈的时钟信号的相位，以基于比较结果产生相位检测信号；一相位混合器，用以基于一权重值混合第一细延迟的时钟信号与第二细延迟的时钟信号的相位，以产生一混合的时钟信号；及混合器控制器，用以基于相位检测信号而可产生所述权重值。
寄存器控制延迟锁定回路及其方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条