“时钟输入端口”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1757394个，建议您升级VIP下载更多相关专利

[发明专利]可编程逻辑芯片时钟网络资源的测试方法-CN202110425046.8有效
发明人：王方园;谭江;蒋义冠;许明亮 -专利权人：深圳市紫光同创电子有限公司
申请日： 2021-04-20 - 公布日： 2022-09-13 - 主分类号： G06F11/22 文献下载
摘要：本发明提供了一种可编程逻辑芯片时钟网络资源的测试方法，包括：配置专用时钟输入端口为普通输入输出端口；接收自所述普通输入输出端口输入的时钟信号；配置所述时钟信号的传输路径并连接至时钟网络；其中，所述传输路径包括依次传递所述时钟信号的所述普通输入输出端口、可编程互连线、专用时钟端口的输出逻辑、I O BANK、专用时钟端口的输出逻辑、所述时钟网络。本发明的测试方法，通过配置专用时钟输入端口为普通输入输出端口，接收自所述普通输入输出端口输入的时钟信号并连接至时钟网络；从而可以只使用一个输入输出端口作为时钟的输入端口同时可以遍历到所有的专用时钟输入端口，减少测试激励所使用输入输出端口的数量，提高覆盖率。
可编程逻辑芯片时钟网络资源测试方法

[发明专利]应用于TX时钟的缓冲器电路-CN202310771621.9有效
发明人：栾昌海 -专利权人：牛芯半导体（深圳）有限公司
申请日： 2023-06-28 - 公布日： 2023-09-22 - 主分类号： H03K17/693 文献下载
摘要：本申请的实施例提供了一种应用于TX时钟的缓冲器电路，该电路包括：多路复用器模块，设置有多个时钟信号输入端口、时钟信号输出端口和选择信号输入端口，用于根据输入的选择信号从输入的多个时钟信号中确定目标时钟信号，并将目标时钟信号从时钟信号输出端口输出；单端转差分模块，与时钟信号输出端口连接，用于生成目标时钟信号对应的两相时钟信号；多路复用器模块包括反相器单元和使能开关单元；反相器单元与多个时钟信号输入端口和使能开关单元连接，使能开关单元还与选择信号输入端口和时钟信号输出端口连接。
应用于 tx 时钟缓冲器电路

[发明专利]一种针对双端口SRAM输入输出延时优化的方法-CN202010934790.6在审
发明人：曹灿;彭书涛;邓宇;栾晓琨;边少鲜;李天丽;邹和风;贾勤;陈占之;蒋剑锋 -专利权人：天津飞腾信息技术有限公司
申请日： 2020-09-08 - 公布日： 2020-12-11 - 主分类号： G06F30/398 文献下载
摘要：本发明公开了一种针对双端口SRAM输入输出延时优化的方法，包括：确定目标双端口SRAM的读、写时钟输入端以及数据输出端口；对目标双端口SRAM的读、写时钟输入端插入公共时钟缓冲器使得读、写时钟输入端延迟一致，或者对目标双端口SRAM的每个数据输出端口插入输出缓冲器使得所有数据输出端口的负载大小相同。本发明对SRAM读写时钟端口进行最大化公共时钟路径长度处理；在SRAM输出端口增加输出缓冲器保证所有数据输出端口的负载大小一样，避免了由于读写时钟端口之间延迟偏差导致的恢复时间的问题，以及时钟输入到输出端口延时较大问题带来的电路性能损失
一种针对端口 sram 输入输出延时优化方法

[发明专利]一种快速锁定的延时锁定环-CN201711373492.9有效
发明人：曾夕;蒋宇;李久;罗颖;徐晨辉 -专利权人：上海集成电路研发中心有限公司;成都微光集电科技有限公司;上海华虹（集团）有限公司
申请日： 2017-12-19 - 公布日： 2022-03-04 - 主分类号： H03L7/081 文献下载
摘要：本发明公开了一种快速锁定的延时锁定环，包括相位检测模块，计数模块，延迟模块，控制模块和选择模块，相位检测模块有2个输入端口、相位状态输出端口和相位标志输出端口，其中，相位检测模块的两个输入端口分别连接参考时钟和反馈时钟，相位状态输出端口连接控制模块的输入端口，相位标志输出端口连接计数模块的输入端口；计数模块的输入端口连接计数时钟，计数模块的输出端口连接控制模块的输入端口；控制模块的输出端口连接选择模块的输入端口；延迟模块的输入端口连接参考时钟，延迟模块的输出端口连接选择模块的输入端口Ⅱ，选择模块的输出端口输出反馈时钟信号。
一种快速锁定延时

[发明专利]一种门控时钟电路-CN202011195633.4有效
发明人：刘宝光;刘志哲;孟庆龙;马承光 -专利权人：拓维电子科技（上海）有限公司
申请日： 2020-10-31 - 公布日： 2022-10-18 - 主分类号： H03K19/20 文献下载
摘要：本公开的实施例提供了一种门控时钟电路。所述门控时钟电路包括第一同步电路M1、第二同步电路M2，二输入与门M3与反相器M4；第一同步电路M1的CP端口接入输入时钟脉冲信号CP，RDN端口接入RSTN信号，D端口接入电源VDD；第二同步电路M2的CP端口接入输入时钟脉冲信号CP，RDN端口接入第一同步电路M1的Q端口，D端口接入EN使能信号；二输入与门M3的A端口接入第二同步电路M2的Q端口，B端口接入输入时钟脉冲信号CP；二输入与门M3的Q端口的输出信号为输出时钟Q；反相器M4的I端口接入二输入与门M3的Q端口；反相器M4的QN端口的输出信号为输出时钟QN。以此方式，可以实现时钟关闭时输出时钟状态确定，时钟开关过程中不产生毛刺。
一种门控时钟电路

[发明专利]一种通用于GEPON/GPON的串行化/反串行化接口模块-CN200810225937.3有效
发明人：沈羽纶;黄元波;杨志勇;温玉屏;杨彦波 -专利权人：烽火通信科技股份有限公司
申请日： 2008-11-07 - 公布日： 2009-03-25 - 主分类号： H04Q11/00 文献下载
摘要：本发明涉及一种通用于GEPON/GPON的串行化/反串行化接口模块，包括：串行信号输入端口、串行信号输出端口、并行信号输入端口、并行信号输出端口、模式选择端口、发送速率选择端口、接收速率选择端口、发送数据宽度选择端口、接收数据宽度选择端口、参考时钟输入端口、时钟选择端口、接收时钟输出端口、发送时钟输入端口、发送端电路和接收端电路，接收端电路包括时钟恢复单元CDR、串并转换单元DEMUX，发送端电路包括时钟合成及复用单元
一种通用 gepon gpon 串行接口模块

[发明专利]一种双反馈的延迟锁相环-CN201810230902.2有效
发明人：曾夕;杨海玲;李志芳;严慧婕;徐晨辉 -专利权人：上海集成电路研发中心有限公司;成都微光集电科技有限公司
申请日： 2018-03-20 - 公布日： 2022-03-04 - 主分类号： H03L7/087 文献下载
摘要：本发明公开了一种双反馈的延迟锁相环，包括相位检测模块、延迟模块、控制模块和选择模块；所述相位检测模块的三个输入端口分别连接参考时钟、反馈时钟Ⅰ和反馈时钟Ⅱ，相位状态输出端口连接所述控制模块的输入端口；所述控制模块的输出端口连接所述选择模块的输入端口Ⅰ；所述延迟模块的输入端口连接所述参考时钟，所述延迟模块的输出端口连接所述选择模块的输入端口Ⅱ；所述选择模块的输出端口输出选择后的时钟。本发明提供的一种双反馈的延迟锁相环，基于2π相位时钟和2π滞后相位时钟作为双反馈时钟的新型相位检测结构，提高了相位检测模块的抗错误能力，从而提高了延迟锁相环的可靠性。
一种反馈延迟锁相环

[实用新型]四端口芯片及芯片系统-CN202221397819.2有效
发明人：刘浩杰;杨凡 -专利权人：思特威（上海）电子科技股份有限公司
申请日： 2022-05-30 - 公布日： 2022-12-06 - 主分类号： H04N5/369 文献下载
摘要：本实用新型提供一种四端口芯片，通过主电源端口和主接地端口供电，通过主时钟端口和主数据端口进行数据交互；所述四端口芯片包括：时钟模块，用于根据主时钟端口输入的外部时钟形成同步时钟；数据输入模块，连接时钟模块的输出端，用于在同步时钟的控制下，接收主数据端口输入的配置信息并存储；主模块，连接数据输入模块的输出端，用于读取配置信息并进行芯片配置，及在系统时钟的控制下产生待传数据；数据输出模块，连接时钟模块的输出端和主模块的输出端，用于根据同步时钟将待传数据在设定帧格式下通过主数据端口单端输出。通过本实用新型提供的四端口芯片，实现了通过少量端口数的芯片将像素信号量化后单端输出。
端口芯片系统

[发明专利]一种信号同步器-CN202111124721.X在审
发明人：孙先国 -专利权人：孙先国
申请日： 2021-09-25 - 公布日： 2022-01-04 - 主分类号： G06F1/12 文献下载
摘要：本发明公开了一种信号同步器，包括接收模块、时钟模块、存储器、同步模块、输出模块、显示模块和与接收模块相适配的发送端，所述接收模块包括第一输入端口、第二输入端口、第三输入端口和第四输入端口，所述时钟模块包括第一时钟、第二时钟、第三时钟和第四时钟；本发明采用接收模块、时钟模块、存储器、同步模块、输出模块以及显示模块的配合模块，实现了同一信号同步器能同时处理多组信号；接收模块包括多个输入端口，可以同时接收多个信号；时钟模块根据不同的输入端口进行设置相应的时钟
一种信号同步器

[实用新型]时钟信号测试装置-CN202022824968.X有效
发明人：肖光;叶刚 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2020-11-30 - 公布日： 2021-05-25 - 主分类号： H04J3/06 文献下载
摘要：本实用新型提供了一种时钟信号测试装置，用于测试多个待测芯片的时钟信号，包括RCC时钟信号控制器以及多通道信号测试器，其中：RCC时钟信号控制器具有时钟控制信号输出端口，时钟控制信号输出端口与多个待测芯片电连接，多通道信号测试器具有时钟信号输入端口以及时钟数据输出端口，时钟信号输入端口与多个待测芯片电连接，且时钟信号输入端口为一时钟信号分频获取端口，该多通道信号测试器用以分频获取多个待测芯片的时钟信号，并读出多个待测芯片的时钟数据，本实用新型提供的时钟信号测试装置可以对高频率的时钟信号进行测试，且可以实现更高的同测数。
时钟信号测试装置

[发明专利]芯片、神经网络处理器及芯片的制造方法-CN202210113940.6在审
发明人：郭飞亚 -专利权人： OPPO广东移动通信有限公司
申请日： 2022-02-07 - 公布日： 2022-05-24 - 主分类号： G06F1/12 文献下载
摘要：该芯片包括：控制模块，包括输入端口、输出端口及时钟网络，输入端口用于接收第一时钟信号，时钟网络用于将第一时钟信号传输至输出端口；同步模块，包括寄存器，寄存器的时钟端口与输出端口连接，第一时钟信号通过输出端口传输至寄存器的时钟端口，以便同步模块根据第一时钟信号进行时钟同步；其中，时钟网络包括第一公共路径，第一公共路径的第一端与输入端口连接，第一公共路径的第二端直达输出端口。当第一时钟信号进入控制模块后，通过第一公共路径直达控制模块的输出端口，从而减小第一时钟信号的时钟延时，降低第一时钟信号在控制模块中的时钟延时之间的差值。
芯片神经网络处理器制造方法

[发明专利]时钟发生器和使用该时钟发生器的通信终端-CN200510109235.5有效
发明人：杨春杰;李伟 -专利权人：大唐移动通信设备有限公司;上海大唐移动通信设备有限公司
申请日： 2005-10-17 - 公布日： 2007-04-25 - 主分类号： H03L7/089 文献下载
摘要：一种时钟发生器，应用于音频或话音模块中，包括时钟选择器、寄存器和锁相环，时钟选择器至少包括两个输入端口，每一输入端口连接一时钟信号，时钟选择器的输出端连接锁相环的输入端，寄存器分别连接时钟选择器及锁相环，用于控制时钟选择器从输入的时钟信号选择其中之一作为参考时钟以及控制锁相环的内部参数。所述时钟选择器的第一输入端口连接实时时钟、第二输入端口连接系统时钟。不仅使得时钟发生器能支持更多不同的时钟输入，而且克服了离线时为了保证给时钟发生器提供参考时钟使得系统时钟不得不工作由此造成功耗损失的问题。
时钟发生器使用通信终端

[发明专利]一种多核处理器时钟分布装置-CN201410686560.7在审
发明人：胡向东;王晓;张欢;柯希明;姚荣 -专利权人：上海高性能集成电路设计中心
申请日： 2014-11-25 - 公布日： 2015-03-25 - 主分类号： G06F1/04 文献下载
摘要：本发明涉及一种多核处理器时钟分布装置，包括锁相环、时钟传输网络和处理器核心，还包括分频偏相器，所述锁相环的时钟输出端口与所述时钟传输网络的时钟输入端口连接，所述时钟传输网络的输出端口与所述分频偏相器的时钟输入端口连接，所述分频偏相器与所述多核处理器核心的时钟输入端口连接；所述锁相环用于产生系统所需工作时钟的两倍频时钟信号，所述两倍频时钟信号通过所述时钟传输网络传输至所述分频偏相器，所述两倍频时钟信号经所述分频偏相器分频后产生不同相位的处理器核心工作时钟输入至所述多核处理器核心
一种多核处理器时钟分布装置

[发明专利]一种具有宽频率输入范围的延迟锁相环-CN201810230894.1在审
发明人：曾夕;李志芳;董林妹;严慧婕;罗颖 -专利权人：上海集成电路研发中心有限公司;成都微光集电科技有限公司
申请日： 2018-03-20 - 公布日： 2018-09-21 - 主分类号： H03L7/081 文献下载
摘要：本发明公开了一种具有宽频率输入范围的延迟锁相环，包括相位检测模块、延迟模块、控制模块、调节模块和选择模块，相位检测模块的两个输入端口分别连接参考时钟和反馈时钟，相位状态输出端口连接所述控制模块的输入端口；延迟模块的输入端口连接所述参考时钟，选择模块的输入端口分别连接控制模块和延迟模块的输出端口，延迟单元中包括至少一条延迟链；选择模块的输出端口输出选择后的时钟，调节模块的两个输入端口分别连接计数时钟和参考时钟，调节模块的输出端口连接所述延迟模块。本发明提供的一种具有宽频率输入范围的延迟锁相环，通过内部自动选择延迟链，使得延迟锁相环始终能正常工作，提高了延迟锁相环的工作频率范围。
延迟锁相环输入端口延迟模块参考时钟选择模块宽频率输出端口连接相位检测模块控制模块输出端口延迟链连接控制模块输入端口连接反馈时钟工作频率计数时钟输出选择相位状态延迟单元自动选择

[发明专利]一种具有宽频率输入范围的延迟锁相环-CN201810230390.X有效
发明人：曾夕;温建新;李久;段杰斌;袁庆 -专利权人：上海集成电路研发中心有限公司;成都微光集电科技有限公司
申请日： 2018-03-20 - 公布日： 2022-04-01 - 主分类号： H03L7/085 文献下载
摘要：本发明公开了一种具有宽频率输入范围的延迟锁相环，包括相位检测模块、延迟模块、控制模块、调节模块和选择模块，相位检测模块的两个输入端口分别连接参考时钟和反馈时钟，相位状态输出端口连接所述控制模块的输入端口；延迟模块的输入端口连接所述参考时钟，选择模块的输入端口分别连接控制模块和延迟模块的输出端口，延迟单元中包括至少一条延迟链；选择模块的输出端口输出选择后的时钟，调节模块的两个输入端口分别连接计数时钟和参考时钟，调节模块的输出端口连接所述延迟模块。本发明提供的一种具有宽频率输入范围的延迟锁相环，通过内部自动选择延迟链，使得延迟锁相环始终能正常工作，提高了延迟锁相环的工作频率范围。
一种具有宽频输入范围延迟锁相环

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条