|
钻瓜专利网为您找到相关结果 1690684个,建议您 升级VIP下载更多相关专利
- [发明专利]半导体器件-CN201580000517.3有效
-
服部笃典
-
野田士克林股份有限公司
-
2015-04-07
-
2019-03-08
-
H01L23/488
- 本发明涉及一种半导体器件(1),设置有:半导体芯片(10),面向上地管芯接合安装在支承体(2)上;中间基板(20),设置在半导体芯片上并将半导体芯片连接到多个外部连接部(3);多个连接凸块(6),连接半导体芯片和中间基板,包括用于向半导体芯片供电的、与半导体芯片上的多个电极焊盘(11)连接的多个电源凸块(6V、6G)。中间基板包括:多个电源焊盘(21V、21G),通过多个电源凸块连接到多个电极焊盘;凸块表面(22),面对半导体芯片并具有在其上形成的多个电源焊盘;外部连接表面(24),设置在凸块表面的相反侧并具有在其上形成的与外部连接部连接的多个外部连接焊盘;电容器(30),连接到多个电源凸块。
- 半导体器件
- [发明专利]电子装置-CN201580078373.3有效
-
别井隆文;诹访元大
-
瑞萨电子株式会社
-
2015-06-26
-
2020-03-06
-
H01L23/50
- 电子装置具有第一布线基板和搭载在第一布线基板上的半导体器件。半导体器件包括具有多个端子的第二布线基板、搭载于第二布线基板上的多个第一半导体芯片和搭载于第二布线基板上的第二半导体芯片。此外,第一布线基板具有对第二半导体芯片供给种类不同的多个电源电位的第一电源线和第二电源线。在俯视下,第二电源线以跨第二布线基板的第一基板边和第二半导体芯片的第一芯片边的方式配置。此外,在俯视下,第一电源线以从第二电源线与多个第一半导体芯片中的一部分之间通过而向与第二半导体芯片重叠的区域延伸的方式配置。此外,第一电源线中的在厚度方向上与第二电源线重叠的区域的面积比第一电源线中的不与第二电源线重叠的区域的面积小。
- 电子装置
- [发明专利]半导体装置-CN201980093278.9在审
-
成濑峰信
-
株式会社爱信
-
2019-09-12
-
2021-10-19
-
H01L25/00
- 适当地向半导体模块供给电力,并且抑制安装有半导体模块的主基板的布线层的数量。半导体装置(10)具有主基板(90)和半导体模块(1)。在主基板(90)上安装有第一电源电路(71)、半导体模块(1)以及第一元件(9)。半导体模块(1)具有第二元件(2、3)、以及安装有第二元件(2、3)的模块基板(4)。第一电源电路(71)向第一元件(9)供给电力(Vcc)。半导体模块(1)还具有安装于模块基板(4)的第二电源电路(72),第二电源电路(72)向第二元件(2、3)供给电力(Vcc)。
- 半导体装置
- [实用新型]一种半导体制冷收纳袋-CN201720809453.8有效
-
陆歆赟
-
陆歆赟
-
2017-07-06
-
2018-01-26
-
F25B21/02
- 一种半导体制冷收纳袋,包括袋体、束口绳、半导体制冷片和电源,所述袋体开口处具有多个束口扣,所述束口绳一次穿过所述束口扣,述半导体制冷片设置在所述袋体的夹层内,所述电源设置在所述袋体底部,所述半导体制冷片与所述电源通过线路连接,所述半导体制冷片包括吸热板、放热板、金属导流片、N型半导体和P型半导体,多个N型半导体和P型半导体按照“N‑P‑N‑P‑N……”的顺序排列,相邻所述N型半导体和P型半导体通过所述金属导流片连接,所述吸热板和放热板分别设置在所述N型半导体和P型半导体排列两侧。本实用新型将半导体制冷片设置在袋体上,可将袋体内的热量传递到袋体外,可以保持食物的新鲜度,也可存放一些需要低温保存的物品。
- 一种半导体制冷收纳
- [发明专利]功率用半导体元件的驱动电路-CN200980140608.1有效
-
中山靖;中川良介
-
三菱电机株式会社
-
2009-07-22
-
2011-09-14
-
H02M1/08
- 为了得到可以通过简单的电路结构抑制功耗,同时可以实现针对电压变动dV/dt的高速响应,可以防止功率用半导体元件的误动作的功率用半导体元件的驱动电路,具备:控制电路,对功率用半导体元件的导通截止进行控制;直流电源,对功率用半导体元件的控制端子之间供给电压;以及开关元件,连接在功率用半导体元件的控制端子之间,开关元件在直流电源的电源电压降低了的情况下成为导通,或者在直流电源的电源电压降低了的状态下功率用半导体元件的控制端子间电压上升了的情况下成为导通,使功率用半导体元件的控制端子之间短路。
- 功率半导体元件驱动电路
- [发明专利]自举电路-CN201510354138.6在审
-
坂井邦崇;前川祐也;原雅人;久保田英幸
-
三垦电气株式会社
-
2015-06-24
-
2016-03-30
-
H01L27/06
- 一种自举电路,该自举电路包括N沟道MOS晶体管和限流部件,该N沟道MOS晶体管包括:第一N型半导体层,该第一N型半导体层形成在P型半导体基板的一表面上并且电连接至一自举电容器;P型半导体层,该P型半导体层形成在所述第一N型半导体层的一表面上;第二N型半导体层,该第二N型半导体层形成在所述P型半导体层的一表面上;第一电极,该第一电极电连接至所述P型半导体层;第二电极,该第二电极电连接至所述第二N型半导体层;以及电源端子,该电源端子连接至所述第一电极和所述第二电极中的每一个,以向其提供电源电压,所述N沟道MOS晶体管向所述自举电容器供电,该限流部件连接在所述电源端子与所述第一电极之间。
- 电路
- [发明专利]具有延迟补正电路的集成电路装置-CN96192168.4无效
-
冈安俊幸;铃木博夫
-
株式会社爱德万测试
-
1996-12-27
-
1998-03-18
-
H03K5/14
- 一种具有延迟误差补正电路的半导体集成电路,即使在工作中发生温度变动或电压变动,也可向传送的信号经常稳定地提供高精度的延迟时间。在所述半导体集成电路装置中,由包含需要向传送的信号提供高精度延迟时间的电路的第一半导体电路部1,和分别设于所述第一半导体电路部的前端与后端、向传送的信号提供的延迟时间的精度不高也可的两个第二半导体电路部2—1、2—2作为一个半导体集成电路而一体形成,且所述半导体集成电路装置包括驱动所述半导体集成电路的第一电源7,而且,由第一电源驱动两个第二半导体电路部的同时,还设有延迟误差补正电路,所述延迟误差补正电路包括驱动第一半导体电路部的输出电压可变的第二电源8;一体形成于需要提供所述高精度延迟时间的电路附近,用于检测在所述电路中传送的信号的延迟时间的延迟时间监控电路3;电源控制电路9,控制第二电源的输出电压,以使由所述延迟时间监控电路检测的、需要提供高精度延迟时间的电路的传送延迟时间经常成为标准延迟时间;第一及第二电平转换电路,分别插入于第一半导体电路部与前端的第二半导体电路部之间、及第一半导体电路部与后端的第二半导体电路部之间,将逻辑信号的振幅调整为分别驱动这些第一半导体电路部及第二半导体电路部的所述第二电源及第一电源的电压
- 具有延迟补正电路集成电路装置
|