[发明专利]数字通信处理器

摘要

一个集成电路(203),用于处理一般的数据流,并且用于处理特殊的包流。这个集成电路包括一些包处理器(307,313,303),一个表搜寻引擎(301),一个队列管理引擎(305)和一个缓冲器管理引擎(315)。这些包处理器包括一个接收处理器(421),一个发送处理器(427)和一个RISC核心处理器(401),所有这些处理器均是可以被编程的。这个接收处理器和这个核心处理器进行合作来接收和路由正在被接收的包,并且这个核心处理器和这个发送处理器进行合作来发送包。通过使用来自表搜寻引擎的信息决定这个队列管理引擎中、将接收描述这个被接收包的负荷的一个描述符217的一个队列215,来完成这个路由。这个发送处理器从一个队列中读取描述符,并且发送在这个描述符中所描述的负荷。这个核心处理器,发送处理器,和接收处理器并行进行工作。这些包处理器中的、队列管理引擎中的和缓冲器管理引擎中的局部存储器和寄存器是一个全局地址空间(321)的一部分。这些包处理器包括用于处理在串行媒质中所接收的包的串行处理器(307)和至少一个并行处理器(303)。这个并行处理器可以被用于将这个集成电路连接到另一个相同类型的集成电路,连接可以是使用一个总线,或者使用一个交换构造。通过设置全局存储器中寄存器中的比特,这些包处理器可以被进行进一步配置。配置包括串行包处理器的组合,在一个串行包处理器中重新循环一个数据流,旁路这个接收或者发送处理器的部件,并且配置一个串行包处理器的I/O管脚来处理不同的传输媒质。

主权项

1．一个集成电路，包括：多个数据流输入和/或者输出，它们接收和/或者发送数据流；多个处理这个数据流的数据流处理器，每一个数据流处理器与一个数据流输入和/或者数据流输出相连，并且包括：一个包括指令的可被写入的指令存储器；和一个接收处理器，连续地执行特定的指令来处理从这个数据流输入所接收的数据流和/或者一个发送处理器，连续地执行特定的指令来处理需要被输出到数据流输出的数据流。