[发明专利]数字通信处理器

权利要求书

1．一个集成电路，包括：

多个数据流输入和/或者输出，它们接收和/或者发送数据流；

多个处理这个数据流的数据流处理器，每一个数据流处理器与一个数据流输入和/或者数据流输出相连，并且包括：

一个包括指令的可被写入的指令存储器；和

一个接收处理器，连续地执行特定的指令来处理从这个数据流输入所接收的数据流和/或者

一个发送处理器，连续地执行特定的指令来处理需要被输出到数据流输出的数据流。

2．一个集成电路，包括：

多个数据流输入和/或者输出，它们接收和/或者发送数据流；

多个处理这个数据流的数据流处理器，每一个数据流处理器与一个数据流输入和/或者数据流输出相连，并且包括：

一个对这个数据流处理器是局部的、可被写入的局部存储器，

多个局部存储器属于可以被任何一个数据流处理器所访问的一个全局地址空间。

3．一个集成电路，包括：

多个数据流输入和/或者输出，它们接收和/或者发送数据流；

多个处理这个数据流的数据流处理器，每一个数据流处理器与一个数据流输入和/或者数据流输出相连；和

一个上下文处理器，对从正在处理一个数据流的一给定数据流处理器所接收  的信息作出响应以产生关于这给定数据流的上下文的信息，并且将这个上下文信息提供给这个处理器；

这个给定数据流处理器使用这个上下文信息来处理这个数据流。

4．如权利要求3所提出的这个集成电路，其中：

这个上下文处理器接收这个信息，并且通过一个总线来提供上下文信息，在这个总线上，对数据流处理器中的每一个和上下文处理器的延迟有一个上限。

5．一个集成电路，包括：

多个数据流输入和/或者输出，它们接收和/或者发送数据流，一个数据流包括控制数据和负荷；

多个处理这个数据流的数据流处理器，每一个数据流处理器与一个数据流输入和/或者数据流输出相连，一个被接收的数据流正在被进行处理以提取这个控制数据和负荷，并且一个被发送数据流正在被处理以将控制数据添加到这个负荷上；

一个缓冲器管理器，提供用于保存负荷的缓冲器的地址，并且对带一个缓冲器地址的一个写入操作作出响应，将负荷写入到这个被寻址的缓冲器，并且对带一个缓冲器地址的一个读取操作作出响应，以从这个被寻址的缓冲器读取负荷；和

一个队列管理器管理负荷描述符的队列，并且每一个描述符包括至少一个缓冲器地址，这个队列管理器通过将一个排队命令所提供的一个描述符在这个命令中所规定的一个队列中进行排队来对这个排队命令作出响应，通过在一个出列命令所规定的这个队列中取出一个描述符来对这个出列命令作出响应，

一个数据流处理器通过使用所接收的一个数据流的负荷和这个缓冲器管理器所提供的一个地址来对缓冲器管理器执行一个写入操作，通过使用包括这个地址的一个描述符来执行一个排队操作并且通过执行从一个队列中进行取出的操作来发送一个数据流，来对这个所接收的数据流作出响应，并且使用作为在对缓冲器管理器的一个读取操作中一个从队列中进行取出操作的一个结果而获得的地址，使用从这个缓冲器管理器所接收的负荷来产生一个数据流，并且发送所产生的数据流。

6．一个集成电路，包括：

多个数据流输入和/或者输出，它们接收和/或者发送数据流；

多个处理这个数据流的数据流处理器，每一个数据流处理器与一个数据流输入和/或者数据流输出相连；和

一个组合特定数据流处理器的组合器，以使被组合的数据流处理器可以在处理一个数据流时进行合作，这个组合器包括

在被组合的数据流处理器之间的、可配置的互联；

一个可配置的操作协调器，用于协调被组合数据流处理器之间的操作；和

一个配置器，用于按照组合这些数据流处理器的需要来规定可配置的互联和可配置的操作协调器。