[发明专利]半导体器件的制造方法无效

专利信息
申请号: 98109616.6 申请日: 1998-05-28
公开(公告)号: CN1114941C 公开(公告)日: 2003-07-16
发明(设计)人: 菅井和己 申请(专利权)人: 日本电气株式会社
主分类号: H01L21/768 分类号: H01L21/768
代理公司: 中国专利代理(香港)有限公司 代理人: 叶恺东,王岳
地址: 暂无信息 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种制造半导器件的方法,包括下列步骤。先是在半导体衬底上形成第一布线层。再在半导体衬底上形成中层绝缘膜将第一布线层覆盖住。在中层绝缘膜上形成布线槽使其穿过中层绝缘膜中形成的一个接触孔,其深度达到使第一布线层外露的程度。在暴露在接触孔底部的第一布线层上淀积第一导电材料从而在接触孔中形成接点。腐蚀清除掉中层绝缘膜表面上在形成接点时由第一导电材料制成的岛。再将第二导电材料埋入布线槽中从而形成第二布线层与接点接触。
搜索关键词: 半导体器件 制造 方法
【主权项】:
1.一种半导体器件的制造方法,包括以下步骤:在半导体衬底上形成第1布线层(103)的步骤;在上述半导体衬底上形成中层绝缘膜(104)将所述第1布线层覆盖的第2步骤;在上述中层绝缘膜的规定位置上形成接触孔(105)将上述第1布层表面的一部分外露的第3步骤;在上述中层绝缘膜上形成布线槽(106)通过上述接触孔的形成部分,上述接触孔配置在此布线槽的槽端部分,使上述接触孔的侧面的一部分与上述布线槽的侧面成为连续形成的状态的第4步骤;其特征在于,还包括:在上述接触孔底部外露的上述第1布线层的表面上,选择性地淀积具有导电性的第1导电材料,形成由上述第1导电材料构成的导电层将上述接触孔埋填的第5步骤;在蚀刻上述第1导电材料的气体中,暴露包括上述导电层表面的上述中层绝缘膜表面的第6步骤;将具有导电性的第2导电材料埋填进上述布线槽中,形成第2布线层(110)与上述导电层接触的第7步骤;和将上述导电层表面、上述布线槽表面、上述中层绝缘膜表面及上述中层绝缘膜侧壁暴露在蚀刻上述第1导电材料的气体中,以蚀刻去掉在上述接触孔中形成上述导电层时,由上述第1导电材料在上述布线槽表面、上述中层绝缘膜的表面及上述中层绝缘膜侧壁上形成的诸岛,上述蚀刻气体由BCl3气体和氩气的等离子体构成。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本电气株式会社,未经日本电气株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/98109616.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top