[发明专利]制造PIC(功率集成电路)器件的方法以及这种方法制造的PIC器件

摘要

对于得到源(19)和漏(24)之间的足够高的穿通电压，DMOS晶体管内的相对于栅电极(12)形成的以自对准方式提供的深扩散的背栅区(16)很必要。将较重的背栅注入和轻源注入(17)以及重源注入(19)与栅电极上的间隔层结合，使用填隙式扩散和由于晶体损坏引起的加速扩散，可以使所述的背栅区的扩散例如在低于950℃的温度下进行。这可以将DMOST集成到例如标准的VLSI CMOS中，其中进行第一δV_th和沟道剖面注入，随后形成多晶硅栅(13，14)，这意味着温度超过1,000℃的长周期扩散步骤不再允许进行。在p沟道MOS的p型LDD注入和n沟道MOS的p型阱注入期间背栅区的掺杂增加，效果增强。

主权项

1.一种在同一半导体基体中制造包括DMOS晶体管和MOS晶体管的半导体器件的制造方法，该方法的特征在于以下步骤：在半导体基体表面上为DMOS晶体管局部限定出第一有源区和在半导体基体表面上为MOS晶体管局部限定出第二有源区；在第一有源区和第二有源区上提供电绝缘层作为DMOS晶体管和MOS晶体管的栅介质；将掺杂剂引入到要形成在第二有源区内的MOS晶体管的沟道区内；在半导体基体上提供硅层，该层至少在第一和第二有源区的区域上通过栅介质与半导体基体的表面绝缘，通过光刻方法从所述硅层形成DMOS晶体管和MOS晶体管的栅电极；使用DMOS晶体管的栅电极作为掩模，将硼离子较深地注入到第一有源区内，形成DMOS晶体管的p型背栅区，由此将背栅区与栅电极的边缘对准；使用DMOS晶体管的栅电极作为掩模，将较低掺杂级别的n型离子注入到背栅区内，形成DMOS晶体管源区的轻掺杂n型部分，由此将源区的轻掺杂部分与栅电极的边缘对准；扩散步骤，其中在温度低于1,000℃时使硼原子更深地扩散进入半导体基体中；在DMOS晶体管的栅电极上提供间隔层，并在距栅电极一段距离处局部提供相对重的掺杂源区；提供MOS晶体管的源和漏区。