[发明专利]高速同步动态随机存取存储器无效
| 申请号： | 96103620.6 | 申请日： | 1996-03-18 |
| 公开（公告）号： | CN1112705C | 公开（公告）日： | 2003-06-25 |
| 发明（设计）人： | 筱崎直治 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | G11C11/40 | 分类号： | G11C11/40 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王以平 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一个具有提高的运行速度和只需有限布局面积的SDRAM。在同步DRAM中，至少一部分要连续执行的信号处理分为众多步骤，该众多步骤与外加的外部时钟保持同步而并行地执行，因而提高运行速度。该同步DRAM包括众多用于并行地执行众多步骤的管道，插入于众多管道中每对管道之间并用于控制相邻管道之间信号流通的门，及用外部时钟产生脉冲控制信号并将该控制信号加到门上对门进行控制的门控制装置。 | ||
| 搜索关键词： | 高速 同步 动态 随机存取存储器 | ||
【主权项】：
1.一种与外部时钟同步的同步DRAM，包括：多个管道段，并行地执行信号处理；多个门，每一个插入在相邻的多个管道段之间并控制所述相邻管道段之间的信号流通；以及门控制装置，它具有延迟电路，延迟电路延迟时钟信号以产生控制信号并将所述控制信号作用到其中一个门以控制该门，其中延迟电路的延迟时间设置成使得所述门a)刚好在从前一管道段输出所述信号之前进入传送态，和b)刚好在来自前一管道段的所述信号被传送到下一个管道段之后进入非传送态。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/96103620.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种防治害虫的广谱农药
- 下一篇：一种不随波浪晃动的海上浮桥及其架设方法
