[发明专利]大存储器的高效寻址

摘要

一种计算机存储器设备，具有预定数量的独立可寻址存储单元以及一个内部寻址机制，用来保存一个全地址，在下一个存储器存取操作过程中，该全地址决定哪一个预定数量的独立可寻址存储单元将被存取。内部寻址机制包括了一些地址段寄存器，它们的输出级联起来表示全地址。每个地址段寄存器的宽度与地址总线的大小一样，使得存储器设备与处理器相对应。方式控制信号由处理器发出，它指导存储器设备装载特定的一个地址段寄存器，从而消除了对于和全地址中位数相同的一些地址管脚的需求。方式控制信号还可以被编码，去指导存储器在下一个存储器操作期间增加要使用的全地址，或者用一个或多个原先读取的数据字节去取代或修改保存在地址段寄存器中的现有值，从而减少从处理器到存储器设备必要通信的地址位数量。通过复用数据和地址线，可以获得额外的管脚和能量的节约。方式控制信号可以通过编码来指示在任何特定存储器循环中复用接口是如何被使用的。一个适配处理器包括了逻辑门，用来在存储器操作期间产生各种方式控制信号。

主权项

1.计算机存储器设备，包括：一个数据存贮，它包括：用于保存程序指令和常数的预定数量的独立可寻址存储单元；和数据端口，与上述预定数量的独立可寻址存储单元相对应，用于和被寻址的预定数量的独立可寻址存储单元之一进行数据交换；内部寻址设备，用来保存一个全地址，该地址决定在存储器操作期间上述预定数量的独立可寻址存储单元的哪一个将被存取，上述全地址包括至少两个级联的地址段，上述内部寻址设备包括：至少两个地址段寄存器，其中这两个以上的地址段寄存器的输出信号级联后表示上述全地址；而地址段输入设备，与上述的两个以上的地址段寄存器相对应，相应第一控制信号，用于接收从处理器而来的输入地址段，上述接收到的地址段可选地代表上述两个以上级联地址段之一，并且用于将上述输入地址段保存在相应的上述两个以上地址段寄存器之一中，存于哪个寄存器由上述第一控制信号决定；方式输入设备用于接收从上述处理器而来的方式控制信号，该方式控制信号可选地表示几种方式之一；第一控制信号产生设备，与上述方式输入设备以及上述地址段输入设备相对应，用于产生所述的第一控制信号，来响应上述接收到的表示地址段加载方式的方式控制信号，上述的产生了的第一控制信号指明了上述两个以上的地址段寄存器中，哪个将接收从所述的地址段输入设备发来的接收到的输入地址段。