[发明专利]输入/输出设备和处理设备之间的总线仲裁无效
| 申请号： | 95121431.4 | 申请日： | 1995-12-08 |
| 公开（公告）号： | CN1061153C | 公开（公告）日： | 2001-01-24 |
| 发明（设计）人： | 须藤裕史 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | G06F13/18 | 分类号： | G06F13/18;G06F13/20 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 董江雄,邹光新 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在一个包括输入／输出设备、主存储设备、处理设备（包括先入先出型写入缓冲器）和连接在它们之间的总线的信息系统中，先入先出型写入缓冲器包括标记位保存区，用于保持来自输入／输出设备的总线释放请求信号，作为标记位，以便产生作为标记信号的标记位。总线仲裁电路确定总线可用权力，以便当总线仲裁电路接收该标记信号时，授予由输入／输出设备进行数据写入处理的优先权，而不是由处理设备进行数据写入处理的优先权。$#! | ||
| 搜索关键词： | 输入 输出设备 处理 设备 之间 总线 仲裁 | ||
【主权项】：
1．一种信息处理系统，包括：总线；与所述总线相连的主存储设备，用于存储许多指令和数据；与所述总线相连的处理设备，包括中央处理单元和先入先出型写入缓冲器，中央处理单元用于根据存储在所述主存储设备中的指令对数据进行数据处理，先入先出型写入缓冲器用于顺序地保存来自所述中央处理单元的存取数据，作为保存的存取数据，以便向所述总线提供保存的存取数据；与所述总线相连的输入／输出设备，能够以比所述处理设备低的处理速率运行，所述输入／输出设备产生总线释放请求信号；以及与所述处理设备和所述输入／输出设备相连的总线仲裁电路，用于在所述处理设备和所述输入／输出设备之间进行仲裁，确定或所述处理设备或所述输入／输出设备的总线可用权力，所述先入先出型写入缓冲器包括标记位保存区，用于保存来自所述输入／输出设备的总线释放请求信号，作为标记位，以便产生作为标记信号的标记位，从而所述总线仲裁电路确定总线可用权力，以便当所述总线仲裁电路接收该标记信号时，授予由所述输入／输出设备进行数据写入处理的优先权，而不是由所述处理设备进行数据写入处理的优先权。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/95121431.4/，转载请声明来源钻瓜专利网。
