[发明专利]数字式正/零/负码速调整方法和装置无效
| 申请号： | 92111055.3 | 申请日： | 1992-10-15 |
| 公开（公告）号： | CN1045855C | 公开（公告）日： | 1999-10-20 |
| 发明（设计）人： | 林孝康;冯重熙 | 申请（专利权）人： | 清华大学 |
| 主分类号： | H04J3/07 | 分类号： | H04J3/07;H04L1/00 |
| 代理公司： | 清华大学专利事务所 | 代理人： | 廖元秋 |
| 地址： | 10008*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于电通信技术领域，特别涉及数字通信的多路复用技术。本发明采用全数字逻辑实现正／零／负码速调整，而且把输出抖动压缩到百分之几单位间隔。它的采用大大提高了正／零／负码速调整设备的专用集成化水平，降低了成本，缩小了体积，提高了可靠性。本发明可用于准同步系列和同步数字系列的复用设备中，取得很好的经济效益。 | ||
| 搜索关键词： | 数字式 负码速 调整 方法 装置 | ||
【主权项】：
1、一种数字式正/零/负码速调整方法的发送端的脉冲塞入方法，其特征在于包括以下步骤：(1)塞入分二次进行，二次塞入互相独立；(2)首次塞入为周期性的，设每M帧塞入N比特，M、N为自然数，首次塞入的重复基本频率应大于收端时钟匀滑电路的等效低通滤波器的有效带宽。(3)第二次塞入为非周期性的，塞入频率应尽量小，但应大于收端时钟匀滑电路的等效低通滤波器的有效带宽；(4)第二次塞入请求是通过检测首次塞入时钟和被调整时钟比相结果产生的，首次塞入时钟是用全数字逻辑将码速调整时钟经首次塞入处理产生的。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于清华大学，未经清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/92111055.3/，转载请声明来源钻瓜专利网。
- 上一篇：半导体工业用清洗剂
- 下一篇：带有可径向偏移钻轴的钻孔装置
