[发明专利]数字式正/零/负码速调整方法和装置

权利要求书

1、一种数字式正/零/负码速调整方法的发送端的脉冲塞入方法，其特征在于包括以下步骤：

(1)塞入分二次进行，二次塞入互相独立；

(2)首次塞入为周期性的，设每M帧塞入N比特，M、N为自然数，首次塞入的重复基本频率应大于收端时钟匀滑电路的等效低通滤波器的有效带宽。

(3)第二次塞入为非周期性的，塞入频率应尽量小，但应大于收端时钟匀滑电路的等效低通滤波器的有效带宽；

(4)第二次塞入请求是通过检测首次塞入时钟和被调整时钟比相结果产生的，首次塞入时钟是用全数字逻辑将码速调整时钟经首次塞入处理产生的。

2、如权利要求1所述的发送端的脉冲塞入方法，其特征在于所说的首次塞入的极性和周期是可调整的。

3、如权利要求1所述的发送端的脉冲塞入方法，其特征在于所说的首次塞入的极性和周期都是固定不变的。

4、如权利要求1所述的发送端的脉冲塞入方法，其特征在于：

(1)将所述的码速调整时钟每帧塞入N/M比特，得到首次塞入时钟；

(2)每帧检测第二次塞入请求。

5、如权利要求1所述的发送端的脉冲塞入方法，其特征在于：若首次塞入和第二次塞入的极性相反，且在同一帧要求塞入，则都不作塞入。

6、一种采用如权利要求1所述的发送端的脉冲塞入方法的接收端的码速恢复方法，其特征在于采用二次恢复法，即先分别检测出二次塞入过程，然后分别进行码速恢复。

7、一种采用如权利要求5所述的发送端的脉冲塞入方法的接收端的码速恢复方法，其特征在于，采用可逆计数方法，即定时检测并更新二次塞入的参数，若首次塞入过程为每M帧正(或负)塞入个比特，第二次塞入过程为每Q比特间隔负(或正)塞入J比特，则每1/KN帧可逆计数器加1(或减1)，每Q/KMJ比特可逆计数减1(或加1)，当可逆计数器的值为K时，将码速恢复时钟作一次1/M比特的相位延时，当可逆计数器的值为-K时，将码速恢复时钟作一次1/M比特的相位提前，然后将可逆计数器清零，再重复上述计数过程，这样获得码速恢复后的均匀时钟。

8、一种采用权利要求1、2、3、4或5所述的发送端的脉冲塞入方法的发送端的装置，其特征在于是由首次塞入信号发生器、第二次塞入请示检测电路、弹性存储器、塞入安排电路、调整控制码生成电路，读时钟生成电路和合路门各部分构成。

9、一种采用如权利要求6所述的接收端的码速恢复方法的接收端装置，其特征在于由调整控制码检测电路、载信时隙恢复电路、弹性存储器、首次塞入恢复电路，第二次塞入恢复电路，首次塞入码速恢复电路和第二次塞入码速恢复电路各部分构成。

10、一种采用如权利要求7所述的接收端的码速恢复方法的接收端的装置，其特征在于由调整控制码检测电路，载信时隙恢复电路，弹性存储器，首次塞入统计电路，第二次塞入统计电路，可逆计数器和时钟恢复电路各部分构成。