[发明专利]基于FPGA的数据读写方法及读写单元与FPGA

摘要

本申请实施例提供了一种基于FPGA的数据读写方法及读写单元与FPGA。该方法包括：若目标对象对应的第一级RAM中的第一目标地址的存储空间不足，则基于第一目标地址和哈希算法，从其他级RAM中确定第二目标地址，以通过第二目标地址对目标对象进行累加计数并写入；若第一级RAM中的第三目标地址的标志位为预定值，则基于第三目标地址和哈希算法，从其他级RAM中确定标志位不为预定值的第四目标地址，以通过读取第四目标地址的计数值，从而确定第三目标地址对应的计数区间的计数值，解决了因采集精度要求过高以及脉冲幅值计数要求过大，导致需要的BRAM的资源较多，进而导致FPGA整体的成本较高的问题。