[发明专利]两比特进位加法器、两比特比较器及两比特和位加法器

摘要

本发明公开一种两比特进位加法器、两比特比较器及两比特和位加法器，涉及组合逻辑电路领域，两比特进位加法器包括第一二叉树结构和电路长链；所述电路长链包括第四接地结构和多个跑道单元；多个所述跑道单元依次连接形成跑道；所述跑道的输出端与所述电路长链的第四接地结构连接；所述第一二叉树结构包括一组第一二叉树分支结构；所述第一二叉树分支结构的每个分支包括依次连接的第一接地结构、分支开关和第三接地结构；所述第一二叉树分支结构的每个分支的第三接地结构均与分支连接点连接；所述分支连接点与所述第一二叉树结构的根的输入端连接；所述第一二叉树结构的根的输出端与一个所述跑道单元连接。本发明能实现量子加速降低运算时间。