[发明专利]一种基于低电压技术的7T存算电路、乘累加运算电路在审
| 申请号： | 202310216702.2 | 申请日： | 2023-03-03 |
| 公开（公告）号： | CN116204490A | 公开（公告）日： | 2023-06-02 |
| 发明（设计）人： | 蔺智挺;黄震;吴秀龙;彭春雨;戴成虎;卢文娟;赵强;周永亮;郝礼才;刘玉;李鑫 | 申请（专利权）人： | 安徽大学 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78;G06F7/53;G11C11/411;G11C11/413 |
| 代理公司： | 合肥市泽信专利代理事务所(普通合伙) 34144 | 代理人： | 潘飞 |
| 地址： | 230601 安徽省*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于集成电路技术领域，具体涉及一种基于低电压技术的7T存算电路、乘累加运算电路和CIM芯片。7T存算电路由3个PMOS管P1～P3，4个NMOS管N1～N4构成，其中，P1、P2的源极接电源VDD。P2、N2的栅极与N3的源极、P3的漏极、N1的漏极相连，并作为存储节点Q。P1、N1的栅极与P2、N2的漏极相连并作为反相存储节点QB。P1的漏极与与P3的源极相连；N1的源极与N4的漏极相连。N2的源极和N4的源极接VSS；N3的栅极接信号线WL；N3的漏极接信号线BL；P3的栅极接信号线WLA；N4的栅极接信号线WLB。乘累加运算电路和CIM芯片则包括由7T存算电路构建的核心阵列以及必要的外围功能。本发明解决了现有低电压的CIM设计难度高，电路的功耗、运算性能等指标难以满足预期的问题。 | ||
| 搜索关键词： | 一种 基于 电压 技术 电路 累加 运算 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于安徽大学，未经安徽大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310216702.2/，转载请声明来源钻瓜专利网。
