[发明专利]低开销均步数字接口在审
申请号: | 202310096316.4 | 申请日: | 2023-02-10 |
公开(公告)号: | CN116594468A | 公开(公告)日: | 2023-08-15 |
发明(设计)人: | A·巴尔;S·古普塔;A·贾因 | 申请(专利权)人: | 意法半导体国际有限公司 |
主分类号: | G06F1/12 | 分类号: | G06F1/12;G06F15/78 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 李兴斌 |
地址: | 瑞士*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本公开涉及低开销均步数字接口。集成电路包括第一子系统,该第一子系统包括被配置为生成第一时钟信号的第一时钟发生器。所述集成电路还包含第二子系统,所述第二子系统包含被配置为产生第二时钟信号的第二时钟发生器。第一子系统包括被配置为检测第二时钟信号的边沿的边沿检测器。第一时钟发生器基于第二时钟信号的边沿生成相对于第二时钟信号具有选择相位的第一时钟信号。 | ||
搜索关键词: | 开销 数字 接口 | ||
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体国际有限公司,未经意法半导体国际有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/202310096316.4/,转载请声明来源钻瓜专利网。
- 上一篇:显示装置及其制造方法
- 下一篇:经注释的数据集的迭代细化