[发明专利]一种比较器输出数字编码方法和3-bit/cycle高速ADC在审
| 申请号： | 202211615337.4 | 申请日： | 2022-12-15 |
| 公开（公告）号： | CN116318156A | 公开（公告）日： | 2023-06-23 |
| 发明（设计）人： | 庄浩宇;曹毅睿;李强 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H03M1/34 | 分类号： | H03M1/34;H03M1/36 |
| 代理公司： | 成都众恒智合专利代理事务所(普通合伙) 51239 | 代理人： | 张洪 |
| 地址： | 610094 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
本发明公开了一种比较器输出数字编码方法和3‑bit/cycle高速ADC，涉及模拟数字转换器技术领域。比较器输出数字编码方法包括：用D |
||
| 搜索关键词： | 一种 比较 输出 数字 编码 方法 bit cycle 高速 adc | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211615337.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于改进鲸鱼优化算法的工作流多目标调度方法
- 下一篇：切削装置
