[发明专利]用于相关多重取样的具有共享格雷码生成器的列模/数转换器中的算术逻辑单元设计在审
| 申请号： | 202111649783.2 | 申请日： | 2021-12-30 |
| 公开（公告）号： | CN114979508A | 公开（公告）日： | 2022-08-30 |
| 发明（设计）人： | 范理杭;瞿旻;蔡肇芳;张俊祥 | 申请（专利权）人： | 豪威科技股份有限公司 |
| 主分类号： | H04N5/335 | 分类号： | H04N5/335;H04N5/341;H04N5/345;H04N5/347 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 刘媛媛 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请案涉及用于相关多重取样的具有共享格雷码生成器的列模/数转换器中的算术逻辑单元设计。一种算术逻辑单元ALU包含前端锁存器级，其经耦合以响应于比较器输出而锁存格雷码GC生成器的GC输出。信号锁存器级经耦合以锁存所述前端锁存器级的输出。GC转二进制级经耦合以生成锁存于所述信号锁存器级中的所述GC输出的二进制表示。加法器级的第一输入经耦合以接收所述GC转二进制级的输出。所述加法器级的输出响应于所述加法器级的所述第一输入及第二输入而生成。预锁存器级经耦合以锁存所述加法器级的输出。反馈锁存器级经耦合以锁存所述预锁存器级的输出。所述加法器级的所述第二输入经耦合以接收所述反馈锁存器级的输出。 | ||
| 搜索关键词： | 用于 相关 多重 取样 具有 共享 格雷码 生成器 转换器 中的 算术 逻辑 单元 设计 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于豪威科技股份有限公司，未经豪威科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202111649783.2/，转载请声明来源钻瓜专利网。
