[发明专利]用于相关多重取样的具有共享格雷码生成器的列模/数转换器中的算术逻辑单元设计

说明书

本申请案涉及用于相关多重取样的具有共享格雷码生成器的列模/数转换器中的算术逻辑单元设计。一种算术逻辑单元ALU包含前端锁存器级，其经耦合以响应于比较器输出而锁存格雷码GC生成器的GC输出。信号锁存器级经耦合以锁存所述前端锁存器级的输出。GC转二进制级经耦合以生成锁存于所述信号锁存器级中的所述GC输出的二进制表示。加法器级的第一输入经耦合以接收所述GC转二进制级的输出。所述加法器级的输出响应于所述加法器级的所述第一输入及第二输入而生成。预锁存器级经耦合以锁存所述加法器级的输出。反馈锁存器级经耦合以锁存所述预锁存器级的输出。所述加法器级的所述第二输入经耦合以接收所述反馈锁存器级的输出。

技术领域

本公开大体上涉及图像传感器，且特定来说但非排他地，涉及一种用于在图像传感器中利用的模/数转换器中的算术逻辑单元。

背景技术

图像传感器已变得无处不在且现广泛用于数码相机、手机、监控摄像头以及医学、汽车及其它应用中。随着图像传感器集成到更广范围的电子装置中，期望通过装置架构设计以及图像获取处理两者来以尽可能多的方式(例如分辨率、功耗、动态范围等)增强其功能性、性能度量及类似物。

典型图像传感器响应于来自外部场景的图像光入射于图像传感器上而操作。图像传感器包含具有吸收入射图像光的一部分且在吸收图像光之后生成图像电荷的光敏元件(例如光电二极管)的像素阵列。由像素光生的图像电荷可被测量为列位线上依据入射图像光而变化的模拟输出图像信号。换句话说，所生成的图像电荷量与图像光的强度成比例，其被读出为来自列位线的模拟图像信号且转换成数字值以提供表示外部场景的信息。

发明内容

本公开的一方面提供一种算术逻辑单元(ALU)，其包括：前端锁存器级，其耦合到格雷码(GC)生成器以响应于比较器输出而锁存所述GC生成器的GC输出；信号锁存器级，其经耦合以响应于信号锁存器启用信号而锁存所述前端锁存器级的输出；GC转二进制级，其经耦合以生成锁存于所述信号锁存器级中的所述GC输出的二进制表示；加法器级，其包含第一输入及第二输入，其中所述加法器级的所述第一输入经耦合以接收所述GC转二进制级的输出，其中所述加法器级的输出响应于所述加法器级的所述第一输入及所述第二输入而生成；预锁存器级，其经耦合以响应于预锁存器启用信号而锁存所述加法器级的输出；及反馈锁存器级，其经耦合以响应于反馈锁存器启用信号而锁存所述预锁存器级的输出，其中所述加法器级的所述第二输入经耦合以接收所述反馈锁存器级的输出。

本公开的另一方面提供一种成像系统，其包括：像素阵列，其包含布置成行及列的多个像素电路，其中所述多个像素电路中的每一者经耦合以响应于入射光而生成模拟图像数据信号；控制电路系统，其耦合到所述像素阵列以控制所述像素阵列的操作；及读出电路，其通过多个列位线耦合到所述像素阵列，其中所述读出电路包括：多个比较器，其中所述多个比较器中的每一者经耦合以接收斜坡信号，其中所述多个比较器中的每一者进一步耦合到多个列位线中的相应者以接收相应模拟图像数据信号，其中所述多个比较器中的每一者经耦合以响应于所述相应模拟图像数据信号与所述斜坡信号的比较而生成相应比较器输出；格雷码(GC)生成器，其经耦合以生成GC输出；及多个算术逻辑单元(ALU)，其中所述多个ALU中的每一者经耦合以接收所述GC输出，其中所述多个ALU中的每一者进一步耦合到所述多个比较器中的相应者以接收所述相应比较器输出，其中所述多个ALU中的每一者包括：前端锁存器级，其耦合到所述GC生成器以响应于所述相应比较器输出而锁存所述GC生成器的所述GC输出；信号锁存器级，其经耦合以响应于信号锁存器启用信号而锁存所述前端锁存器级的输出；GC转二进制级，其经耦合以生成锁存于所述信号锁存器级中的所述GC输出的二进制表示；加法器级，其包含第一输入及第二输入，其中所述加法器级的所述第一输入经耦合以接收所述GC转二进制级的输出，其中所述加法器级的输出响应于所述加法器级的所述第一输入及所述第二输入而生成；预锁存器级，其经耦合以响应于预锁存器启用信号而锁存所述加法器级的输出；及反馈锁存器级，其经耦合以响应于反馈锁存器启用信号而锁存所述预锁存器级的输出，其中所述加法器级的所述第二输入经耦合以接收所述反馈锁存器级的输出。

附图说明