[发明专利]基于恢复时钟的FPGA芯片时钟域同步方法及相关设备在审
| 申请号： | 202110808196.7 | 申请日： | 2021-07-16 |
| 公开（公告）号： | CN113406993A | 公开（公告）日： | 2021-09-17 |
| 发明（设计）人： | 顾焕峰;贾辉 | 申请（专利权）人： | 盛立安元科技（杭州）股份有限公司 |
| 主分类号： | G06F1/12 | 分类号： | G06F1/12;G06F15/78 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 纪志超 |
| 地址： | 310051 浙江省杭州*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于恢复时钟的FPGA芯片时钟域同步方法、系统及存储介质，应用于FPGA芯片，FPGA芯片包括SerDes接收模块和时钟选择模块，方法包括：SerDes接收模块从对端发送的数字信号中提取出恢复时钟，在确定恢复时钟稳定后，对恢复时钟进行时钟去抖及生成锁定信号，并将锁定信号及去抖的恢复时钟输出至时钟选择模块；时钟选择模块在接收到锁定信号时，将接收到恢复时钟设置为工作参考时钟，以使FPGA芯片中的其他模块利用工作参考时钟对数字信号进行片内数据传输；本发明采用时钟选择模块将FPGA芯片中的工作参考时钟统一为恢复时钟，可确保片内数据传输无需时钟域转换，进而有效减小数据穿越时延。 | ||
| 搜索关键词： | 基于 恢复 时钟 fpga 芯片 同步 方法 相关 设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于盛立安元科技（杭州）股份有限公司，未经盛立安元科技（杭州）股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110808196.7/，转载请声明来源钻瓜专利网。
