[发明专利]一种确定端口时序约束的方法及相关装置在审
| 申请号： | 202110448095.3 | 申请日： | 2021-04-25 |
| 公开（公告）号： | CN113033132A | 公开（公告）日： | 2021-06-25 |
| 发明（设计）人： | 陈岚;张代波 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | G06F30/3323 | 分类号： | G06F30/3323 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆宗力 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种确定端口时序约束的方法及相关装置，其中，所述确定端口时序约束的方法在获取了待分析数字电路和初始时序约束文件后，依据端口信息或所述初始时序约束文件对所述待分析数字电路中的各端口进行分类，并根据所述初始时序约束文件以及各端口的分类结果，确定各端口的时序约束，依据该方法设计者只需要在初始时序约束文件中约束块内部的寄存器之间的SDC信息约束路径，端口的时序约束会根据内部电路结构和信息自动产生，极大地简化了手写端口时序约束的复杂过程并且无需反复迭代，可一次性地生成完整且正确的端口时序约束，大大降低了确定端口时序约束的方法所需耗费的时间、人力和计算资源。 | ||
| 搜索关键词： | 一种 确定 端口 时序 约束 方法 相关 装置 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110448095.3/，转载请声明来源钻瓜专利网。
