[发明专利]一种全数字自激环路在审
| 申请号： | 202110400875.0 | 申请日： | 2021-04-14 |
| 公开（公告）号： | CN113162612A | 公开（公告）日： | 2021-07-23 |
| 发明（设计）人： | 付晓亮;殷治国;张天爵;纪彬 | 申请（专利权）人： | 中国原子能科学研究院 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08;H03L7/18 |
| 代理公司： | 北京维正专利代理有限公司 11508 | 代理人： | 卓凡 |
| 地址： | 10248*** | 国省代码： | 北京;11 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明公开了一种全数字自激电路，包括高频腔体、高频腔体输入端的发射机、高频腔体输出端的比较器、连接比较器输出端和发射机输入端从而构成全数字自激环路的FPGA；所述FPGA包括DDS、CPU、锁相环，该DDS用于使环路的频率与腔体的谐振频率保持一致，其输入端连接CPU和锁相环，输出端连接发射机；该CPU用于控制DDS的幅度和相位、以及控制锁相环选择时钟源，该锁相环用于给DDS提供时钟输入信号，其特征在于：该全数字自激电路采用DDS作为系统的信号源，具体为采用DDS的输出作为DDS的时钟输入，所述的发射机即为放大器，本发明把大家认为只能在他激环路中应用的DDS核心器件应用到自激环路中，而且实现方式非常简单,经过实验室测试成功,取得了预料不到的效果。 | ||
| 搜索关键词： | 一种 数字 环路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国原子能科学研究院，未经中国原子能科学研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110400875.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种混合模式工作的履带底盘
- 下一篇：一种工程地质勘探系统
