[发明专利]一种基于FPGA高速SerDes的Idelay实时调整方法有效
| 申请号： | 202011235118.4 | 申请日： | 2020-11-08 |
| 公开（公告）号： | CN112306943B | 公开（公告）日： | 2023-03-07 |
| 发明（设计）人： | 崔向阳;袁子乔;李耀南;陈亮;田剑锋;高珊 | 申请（专利权）人： | 西安电子工程研究所 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42 |
| 代理公司： | 西安凯多思知识产权代理事务所(普通合伙) 61290 | 代理人： | 刘新琼 |
| 地址： | 710100 *** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于FPGA高速SerDes的Idelay实时调整方法，属于高速串行数据传输领域。一种可以实时且动态的Idelay调整方法，可以消除由于PCB布线，管脚延时，温度等环境变化引起的time skew。本发明采用的技术方案是将SerDes输入的P端作为主支路，将N端作为从支路，并将主从支路的Idelay值相差1/2的数据跳变周期，根据传输链路中的“0”，“1”跳变时刻，实时分析采样值，从而获得合适的Idelay值。 | ||
| 搜索关键词： | 一种 基于 fpga 高速 serdes idelay 实时 调整 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子工程研究所，未经西安电子工程研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011235118.4/，转载请声明来源钻瓜专利网。
