[实用新型]一种存储系统和一种ASIC芯片有效
| 申请号： | 201920786339.7 | 申请日： | 2019-05-28 |
| 公开（公告）号： | CN209784997U | 公开（公告）日： | 2019-12-13 |
| 发明（设计）人： | 张龙 | 申请（专利权）人： | 江苏芯盛智能科技有限公司 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78 |
| 代理公司： | 11227 北京集佳知识产权代理有限公司 | 代理人： | 罗满 |
| 地址： | 213003 江苏省常州市武进*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种存储系统和一种ASIC芯片，该存储系统包括CPU，所述CPU包括CPU内核和信息存储器；所述信息存储器包括用于获取debug数据的输入接口和用于将所述debug数据传输至所述CPU的输出接口。本申请提供的存储系统，CPU内集成有信息存储器，debug数据通过输入接口存储于该信息存储器中。由于信息存储器集成在CPU中，靠近CPU内核，因此访问该信息存储器中的debug数据速度较快。另外访问debug数据时，数据流经过信息存储器的输出接口输出，不需要经过二级缓存对外部的AXI或者AHB接口，当AXI或AHB挂死时，同样可以访问debug数据，稳定性较好。 | ||
| 搜索关键词： | 信息存储器 存储系统 输出接口 输入接口 数据流 二级缓存 访问 申请 存储 传输 输出 外部 | ||
【主权项】：
1.一种存储系统，其特征在于，包括CPU，所述CPU包括CPU内核和信息存储器；/n所述信息存储器包括用于获取debug数据的输入接口和用于将所述debug数据传输至所述CPU内核的输出接口。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏芯盛智能科技有限公司，未经江苏芯盛智能科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201920786339.7/，转载请声明来源钻瓜专利网。
- 上一篇：控制电路
- 下一篇：一种能够进行多种信号传输的板卡
